Инвертор на комплементарных МДП транзисторах КМДП

При использовании в качестве нагрузки МДП-транзистора с другим типом канала, чем у переключательного, получается схема инвертора на комплементарных транзисторах (рисунок 10.51, а) или инвертора с активной нагрузкой. Подложка n- МДП транзистора подключается к точке с наименьшим потенциалом (земле), а подложка p- МДП транзистора – к точке положительного потенциала (U _и.п) (рисунок 10.51, а, в). Тем самым исключается отпирание p-n перехода, изолирующего каналы МДП структур от подложек. Таким образом, схема инвертора представляет собой нормальное включение исток-сток двух последовательных p- и n- канального МДП-транзисторов. Входной сигнал подводится к объединенным затворам. Если U_вх = 0, U_{ЗИ 1} = 0 и, следовательно, VT_n закрыт. При этом напряжении входа . По модулю это напряжение больше U _{пор. p}, поэтому VT_p будет открыт, и напряжение на выходе будет соответствовать высокому уровню U ¹ = U _и.п (емкость С_Н заряжается через VT p до U _и.п).

а) б)

в)

Рисунок 10.51 - Электрическая схема (а), электро-механический аналог (б)

и структура (в) КМДП-инвертора

Если на вход подается напряжение высокого уровня , то и VT_n открыт. При этом U_{ЗИ 2} = 0 и транзистор VT_p закрыт. Напряжение на выходе будет соответствовать низкому уровню (разряд емкости С_Н через К₁; рисунок 10.51, б). Как в первом, так и во втором случаях в статическом режиме инвертор не потребляет энергии (один из ключей в последовательной цепи разомкнут). Это обстоятельство является важным достоинством КМДП инвертора как элементной базы БИС и СБИС.

Передаточная характеристика инвертора представлена на рисунке 10.52, а. Метод ее построения и форму можно пояснить с помощью рисунка 10.52, б. На нем сплошными линиями изображены стоковые характеристики n- канального транзистора (VT n) , и штриховыми – стоковые характеристики p- канального VT p при одних и тех же входных напряжениях . Пороговые напряжения для простоты предполагаются одинаковыми для обоих транзисторов.

При напряжении входа , транзистор VT_n закрыт, и напряжение выхода соответствует высокому уровню . При малых U_вх , но больших U _{пор. n} , точки пересечения ВАХ лежат в области I, где n- канальный транзистор работает на пентодном участке, а p- канальный VT_p – на триодном. Этот режим соответствует области I передаточной характеристики на рисунке 10.52, а.

Когда входное напряжение достигает напряжения порога инвертора , оба транзистора работают на пентодных участках ВАХ, а выходное напряжении изменяется скачкообразно в пределах области II на рисунке 10.52, а, б. При p- канальный транзистор работает на пентодном участке, а n- канальный – на триодном участке ВАХ. Этому режиму работы соответствует область III передаточной характеристики.

Рисунок 10.52 - Передаточная характеристика (а) и выходные

характеристики (б) КМДП-инвертора

Из условия равенства токов VT_n и VT_p на пентодном участке, аналогично (10.31), получим выражение для порогового напряжения инвертора

, (10.44)

где – коэффициент инвертора.

Оптимальная форма передаточной характеристики достигается при одинаковых параметрах транзисторов: , . В этом случае , помехоустойчивость максимальна и близка к . Столь высокие значения не достигаются в инверторах других типов, в том числе на биполярных транзисторах. Это обусловлено минимальным значением U ₀ ≈ 0, напряжением логической единицы U ¹ = U _и.п и симметричной передаточной характеристикой. При изменении температуры переда-точная характеристика претерпевает очень слабое изменение, так как уменьшение порогового напряжения VT_n и VT_p компенсируют друг друга, и пороговое напряжение инвертора U_инв практически не зависит от температуры в рабочем диапазоне (–60°С… 125°С) (10.44). Высокая помехоустойчивость в широком интервале температур составляет другое важное преимущество КМДП ИС по сравнению с МДП ИС, работающих в режиме обогащения/обеднения.

Следующим положительным свойством КМДП инвертора является сохранение симметричной передаточной характеристики и относительной помехоустойчивости при изменении напряжения источника питания в широком диапазоне, например, от 2 В до 15 В. Этим свойством не обладают другие типы инверторов, за исключением интегральной инжекционной логики, где питающий ток может изменяться на три и более порядков. Работоспособность КМДП инвертора сохраняется при U _и.п , при котором оно превышает большую из величин , но помехоустойчивость в этом режиме мала. Кроме того, этот режим свободен от сквозных токов, что дополнительно снижает динамическую мощность.

При оценке потребляемой мощности статическими потерями P_S, описываемыми уравнением (10.36) можно пренебречь и учитывать только динамические потери согласно выражению (10.35),

.

Кроме того, следует учитывать, что во время переключения, когда входное напряжение изменяется от , оба транзистора открыты и через них протекает «сквозной ток», показанный штриховой линией на рисунке 10.52. Он достигает максимума при U_вх = U_инв (10.44):

. (10.45)

Эти токи вносят дополнительные динамические потери, которые возрастают линейно с ростом частоты переключений.

Быстродействие инвертора оценивается средней задержкой , где времена фронтов (переходов t ^{0, 1}, t ^{1, 0}) при подаче прямоугольного импульса на вход определяются процессами разряда нагрузочной емкости через n- канальный и заряда ее через p- канальный транзистор. В отличие от МДП инверторов с D-нагрузкой, у которых длительность переднего фронта t ^{0, 1} существенно выше длительности заднего фронта t ^{1, 0} (10.42), КМДП инвертор имеет одинаковые фронты (b_R = 1). Для того, чтобы коэффициент инвертора b_R (10.44) был равен единице, необходимо выбрать ширину канала p- канального транзистора больше, чем у n- канального

. (10.46)

Нагрузочная емкость складывается из суммарной емкости входов n (C_ЗИ.n + C_ЗИ.p), емкости соединительных проводников nС_пров и выходной емкости инвертора, равной сумме емкостей переходов сток-подложка обоих транзисторов:

. (10.47)

В случае , оптимальном с точки зрения помехоустойчивости, длительность переднего фронта равна длительности заднего фронта. Однако значение t_зд.ср не является минимальным, так как большая ширина канала VT_p обуславливает более высокие значения емкостей С_ЗИ.p , С_СП.p и общей емкости С_Н. Минимальное значение t_зд.ср достигается при

.

Передний фронт может быть рассчитан аналогично МДП инвертору с D-нагрузкой при начальных условиях U_вых (0) = 0.

(10.48)

Эти уравнения аналогичны уравнениям (10.40) при U ⁰ = 0.

Постоянные времени τ _n и τ _p определяются следующим образом:

, ,

где b_n и b_p – удельная крутизна n- канального и p- канального МДП-транзисторов.

Несмотря на бó льшую емкость КМДП инвертора, его быстродействие может быть выше, чем у n- МДП инвертора, так как зарядный ток, задаваемый активным p- канальным транзистором значительно выше, чем ток D-нагрузки. Последний нельзя увеличивать из-за роста напряжения U ⁰ (10.32) и снижения помехоустойчивости; в то же время ток p- канального транзистора не влияет на U ⁰ КМДП инвертора. Время задержки КМДП инверторов в составе СБИС составляет 2…0, 5 нс; работа переключения – 0, 1…0, 5 пДж.

КМДП инвертор подвержен эффекту «защелкивания» или тиристорному эффекту.

На рисунке 10.51, в в разрезе показан КМОП-инвертор, выполненный на кремниевой подложке. Сток нагрузочного p- канального МОП-транзистора и сток активного n- канального МОП-транзистора соединены металлическим проводником. Выводы питания и «земли» также соединены металлическим проводником. В данном примере входное напряжение U_вх прикладывается к затворам обоих полевых транзисторов, выполненным из поликристаллического кремния. Для формирования в кремниевой подложке с p- проводимостью p- канального полевого МОП-транзистора, как показано на рисунке 10.51, в, в этой подложке обычно выполняют локальную область с n- проводимостью (колодец с n- проводимостью), а в ней в свою очередь формируют указанный транзистор. (В подложке с n- проводимостью выполняют колодец с p- проводимостью.) Для обеспечения изоляции между подложкой и колодцем подложка с p- проводимостью и колодец с n- проводимостью должны быть присоединены к участкам схемы с самым низким и самым высоким потенциалом соответственно. Таким образом, в инверторе на рисунке 10.51, в фактически формируется паразитная структура вида p-n-p-n, показанная на рисунке 10.53. В сущности, она аналогична структуре тиристоров, используемых для управления сильными токами. Через тиристор в закрытом состоянии ток не проходит. Однако, если под влиянием каких-либо внешних воздействий тиристор включается, то он будет находиться в состоянии проводимости вплоть до момента отключения источника питания. Если в КМОП-инверторе паразитная структура вида p-n-p-n переходит в состояние проводимости, то на участке между источником питания U _и.п и «землей» возникает режим, близкий к режиму короткого замыкания, вследствие чего становится возможны не только нарушения нормальной работы инвертора, но и возникает угроза его разрушения. Этот эффект называют эффектом «защелкивания» КМОП-структуры. Для возникновения этого эффекта необходимо, чтобы коэффициенты усиления по току паразитных транзисторов, показанных на рисунке 10.53, в сумме превышали единицу. Это обстоятельство весьма важно при расчете схемы инвертора. Для того чтобы предотвратить этот эффект, некоторые технологические меры могут быть приняты на этапе изготовления КМОП-структуры. Однако наличие колодцев, формирование которых и приводит к образованию паразитной p-n-p-n- структуры, всегда оставляет возможность того, что указанный эффект с большей или меньшей вероятностью все же проявит себя. Поэтому необходимо принимать все меры к тому, чтобы исключить «запуск» p-n-p-n- структуры, вызванный, например, электростатическими наводками, резким изменением уровня сигнала (питания), температурой и радиацией.

Рисунок 10.53 - Эквивалентная схема паразитной p-n-p-n- структуры

КМОП-транзистора

Для предотвращения эффекта «защелки» необходимо разносить n- канальные и p- канальные транзисторы, шунтировать исток-подложку по всей ширине истока, включать разделительные высоколегированные противоканальные области n ⁺ и p⁺- типа для уменьшения коэффициентов передачи тока паразитных транзисторов α _p-n-p и α _n-p-n. Все эти меры ведут к увеличению размеров элемента и снижению быстродействия. Радикальным методом подавления тиристорного эффекта является изготовление КМДП ИС на диэлектрических подложках, в частности, на сапфире (кристаллический окисел алюминия Al₂O₃).

КМОП-структуры, реализованные методом гетероэпитаксии на сапфировой подложке (КМОПСП) имеют много преимуществ перед КМОП-структурой на объемной кремниевой подложке. Они обладают большим быстродействием, меньше по размерам, повышенной температурной и радиационной стойкостью. Однако стоимость сапфира гораздо дороже кремния. Как p- МОП, так и n- МОП транзисторы формируются как отдельные элементы (рисунок 10.54).

Соединения выполняются на сапфировой подложке. Поскольку диффузионные области стока и истока располагаются непосредственно на сапфировой подложке, являющейся хорошим изолятором, величина паразитных емкостей значительно меньше, чем у обычных КМОП-схем. В частности, паразитные емкости между областями стока и истока и землей, составляющие почти половину всех паразитных емкостей обычной КМОП-схемы, становятся незначительными. Кроме того, охранные кольца, занимающие большие площади в обычных КМОП-структурах, полностью исключены из структуры КМОПСП, что позволяет довольно близко располагать p- МОП и n- МОП транзисторы. В результате быстродействие увеличивается в два-три раза. Во столько же раз сокращается по сравнению с традиционными КМОП-структурами площадь кристалла. Значительно снижено потребление мощности на высоких частотах, а произведение временнó й задержки на мощность ниже, чем у любого другого типа ИС, на кремнии.

Рисунок 10.54 - Структура КМОП на сапфире

Сапфировые пластины в несколько раз дороже кремниевых. Другую проблему представляет относительно низкий процент выхода годных пластин. Из-за этих недостатков применение ИС КМОПСП ограничено главным образом областями, где предъявляются очень высокие требования к характеристикам компонентов.

Поскольку сапфир обладает низкой теплопроводностью, КМОПСП могут работать только в том случае, если потребляемая ими мощность не превышает одной трети той мощности, в пределах которой сохраняют работоспособность n- МОП и p- МОП структуры на кремниевой подложке. Поэтому в ИС других типов сапфировые подложки не применяются, хотя были попытки использовать их для n- МОП схем с транзисторами, работающими в режиме обеднения.

Длина канала в транзисторах, как правило, составляет 3-5 мкм, при этом время задержки лежит в диапазоне от 1-2 до 2-3 нс соответственно. Дальнейшая доработка позволила понизить время задержки до 200 пс/вентиль при длине канала 0, 5 мкм. Однако максимальное быстродействие любого типа ИС обычно измеряется в кольцевой схеме, а в других типах схем, в которых каждая МОП-ячейка имеет большое количество нагрузок, быстродействие значительно снижается в отличие от ТТЛ или ЭСЛ-схем, где зависимость от числа нагрузок не выражена столь явным образом.