Программируемые логические интегральные схемы

СЕМОТЕХНИКА ЭВМ И СИСТЕМ

(Конспект лекций)

ВТОРОЙ МОДУЛЬ

Комплексная цель второго модуля.

Познакомиться с основами структурной и функциональной организации матричных умножителей, БИС/СБИС с программируемой структурой, правилами разработки и оформления схемной документации, выполнить курсовой проект.

ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ

При построении различных цифровых систем могут быть использованы как стандартные так и нестандартные (специализированные) компоненты. К стандартным можно отнести, например, процессор с заданным набором команд, память, к нестандартным – узлы, используемые для управления. Для построения стандартных узлов применяются БИС/СБИС с высокой степенью интеграции. Высокая стоимость проектирования и разработки таких узлов компенсируется большими объемами выпуска и, как следствие, приемлемой ценой микросхем. Реализация нестандартной части раньше чаще всего была связана с использованием ИМС малой и средней степени интеграции, что влекло за собой рост числа корпусов ИМС на плате, усложнение монтажа, снижение надежности системы и ее быстродействия. Заказывать изготовление нестандартных узлов в виде специализированных БИС/СБИС как правило нецелесообразно из-за высокой стоимости проектирования и небольших выпускаемых партий (зачастую это штучный товар). Проблема нашла свое решение с началом выпуска БИС/СБИС с программируемой и репрограммируемой структурой. Первыми представителями этого направления стали программируемые логические матрицы ПЛМ (PLA, Programmable Logic Array), программируемая матричная логика ПМЛ (PAL, Programmable Array Logic) и вентильные матрицы ВМ (GA, Gate Array), чаще называемые базовыми матричными кристаллами БМК. В зарубежной литературе микросхемы PLA и PAL объединяют общим термином SPLD (Simple Programmable Logic Devices) или просто PLD (Programmable Logic Devices). В отечественной литературе они называются программируемыми интегральными логическими схемами (ПЛИС).

Востребованность ПЛМ, ПМЛ, БМК и, как следствие, постоянное развитие этого направления разработки цифровой элементной базы привели к появлению еще более эффективных и совершенных систем, таких как CPLD (Complex Programmable Logic Devices), FPGA (Field Gate Array), SOPC (System On Programmable Chip) и др.

Программируемые логические устройства PLA и PAL (PLD)

Программируемые логические матрицы ПЛМ (PLA, Programmable Logic Array) являются универсальными логическими схемами, предназначенными для реализации систем логических функций, заданных в дизъюнктивной нормальной форме. ПЛМ состоит из двух программируемых логических матриц (матрицы «И» и матрицы «ИЛИ») и вспомогательных схем, обеспечивающих сопряжение и программирование микросхемы. Представление ПЛМ в виде сочетания матриц “И”, ”ИЛИ” связано с ранним этапом их развития. В настоящее время можно встретить ПЛМ с матрицами других логических элементов. Однако общность представления от этого не страдает, поскольку в итоге функциональные возможности разных схемных вариантов оказываются идентичными. Возможность программировать обе матрицы позволяет подключать любой элемент «И» матрицы «И» к любому элементу «ИЛИ» матрицы «ИЛИ» и это делает ПЛМ более универсальными.

Внутреннюю организацию ПЛМ (PLA) поясняет рисунок, представленный ниже.

Универсальность ПЛМ в части использования любых элементов «И» матрицы «И» с любыми элементами «ИЛИ» матрицы «ИЛИ» становится избыточной при реализации систем логических уравнений с незначительным пересечением друг с другом по одинаковым термам (коньюнкциям). Отказ от такой возможности привел к отказу от программирования матрицы «ИЛИ» и к появлению другой логической структуры, называемой программируемая матричная логика (ПМЛ) PAL - Programmable Array Logic.

Схемы ПМЛ (PAL) в сравнении с ПЛМ (PLA) более просты в изготовлении и использовании, но имеют меньшую функциональную гибкость, из-за фиксированной матрицы «ИЛИ» и жесткого закрепления элементов «И» за элементами «ИЛИ». Пример такой структуры приведен на следующем рисунке.

Для упрощения схемы многовходовые элементы «И» условно изображены одновходовыми. А возможные точки прожигания отмечены знаками «х». Прожигаются как инверсное так и прямое значение аргумента. Если на пересечении с аргументом Хi точка не запрограммирована, то данный аргумент (переменная) не участвует в формировании коньюнкции.

С помощью ПЛМ или ПМЛ можно реализовывать системы логических уравнений, представленные в дизъюнктивной нормальной форме (ДНФ), в том числе, скобочные формы. Например, схема, представленная ниже, реализует логическое уравнение

ПЛМ или ПМЛ имеющая s - входов, t – выходов и q – термов (конъюнкции) называется ПЛМ(s, t, q) или ПМЛ(s, t, q). В общем случае с помощью ПЛМ(s, t, q) или ПМЛ (s, t, q) можно реализовать систему из R t логических функций от Н s переменных и I=q различных конъюнкций. Если параметры реализуемой системы логических уравнений не позволяют реализовать ее на одной микросхеме, то возможны следующие три случая:

1. Если количество логических функций R> t, необходимо расширить ПЛМ(s, t, q) до ПЛМ(s, R, q). Сделать это можно, соединив n-ПЛМ так как показано на рисунке.

2. Если в реализуемой системе логических уравнений I> q, то необходимо расширить ПЛМ(s, t, q) до ПЛМ(s, t, I), соединив m-ПЛМ по приведенной ниже схеме.

3. Если в реализуемой системе логических уравнений H> s, то необходимо расширить ПЛМ(s, t, q) до ПЛМ(H, t, q). Для этого необходимо использовать специальные декомпозиционные методы синтеза, суть которых сводиться к тому, что сильно связанные переменные закрепляются за отдельными ПЛМ.

Если имеет место комбинация нескольких случаев 1, 2, 3 то общее количество ПЛМ в схеме будет равно произведению количества ПЛМ для каждого конкретного случая.

Некоторые интегральные микросхемы ПЛМ (PLA), ПМЛ (PAL)

Микросхемы ПЛМ с двумя программируемыми матрицами “И” и “ИЛИ” имеются в составе серии 556 – это микросхемы 556РТ1 (с открытым коллектором) и 556РТ2 (с тремя состояниями выходов). Основные функциональные характеристики этих микросхем:   • количество аргументов s=16; • количество реализуемых функций t=8; • количество реализуемых коньюнкций (термов) q=48. • Благодаря возможности программировать обе матрицы, любая из 48 реализуемых коньюнкций данной ПЛМ(16*8*48)может быть подключена к любой их 8 выходных функций.

Микросхемы PAL с одной программируемой матрицей “И” имеются, например, в составе серии 1556: 1556 ХЛ8, 1556 ХП4, 1556 ХП6, 1556 ХП8 (аналоги фирмы AMD: PAL16L8, PAL16R4, PAL16R6, PAL16R8 соответственно).

1556 ХЛ 8

1556 ХП 4

Рассмотрим более подробно на структурном уровне две микросхемы PAL: 1556ХЛ8 и 1556ХП4.

1556 ХЛ8

ПМЛ(16*8*56) 1556 ХЛ8состоит из двух уровней: · первый уровень логики образуют конъюнкции входных переменных А0-А9, В0-В7; · второй уровень - матрица из 8 элементов “ИЛИ”. За каждым элементом “ИЛИ” жестко закреплены 7 конъюнкций из матрицы “И”. Выходные усилители обеспечивают развязку сигналов и третье состояние выходов. Выходы двунаправленные. При использовании их в режиме входов необходимо соответствующие усилители сигналов М8, М16, …М48 перевести в третье состояние. При Мi=1 выходы в рабочем состоянии. Микросхема может работать в режиме хранения, считывания и программирования.

В режиме хранения управляющими сигналами из матрицы “И” выходы усилителей переводятся в третье состояние.

В режиме считывания выходы усилителей сигналами Мi переводятся в рабочее состояние, на выходах появляется информация согласно карте прожигания и адресу установленному на входе.

Режим прожигания или программирования одинаков для всех микросхем рассматриваемой группы (см. ниже).

Микросхемы ПМЛ с обозначением «ХП» или «R» отличаются от ПМЛ с обозначением «ХЛ» или «L» наличием триггерных схем на выходах, у ХП4 их 4, у ХП6 - 6, ХП8 – 8

Например, в ПМЛ(16*8*64) 1556ХП4 (PAL16R4) в отличие от 1556ХЛ8 все 8 выводов двунаправленные и в четырех из восьми выходных каскадах установлены D-триггеры. Упрощенно структура микросхемы может быть представлена следующим образом:

Первый уровень логики образуют конъюнкции входных переменных А₀-А₇, В₁-В₄ и Т₁-Т₄; второй уровень - матрица из 8 элементов “ИЛИ”, из которых четыре элемента 7-входовые и четыре 8-входовые. С учетом прямых и инверсных значений аргументов в матрице “И” 32 входа. Таким образом, она имеет размерность 32х64, как и в ИМС 1556ХЛ8. За элементами “ИЛИ”, подключенными к выходам В_i, жестко закреплены по 7 конъюнкций из матрицы “И”, а за элементами “ИЛИ”, подключенными к D-триггерам, жестко закреплены по 8 конъюнкций. Выходные усилители обеспечивают развязку сигналов и третье состояние выходов. Все выходы считаются двунаправленными. Однако реально двунаправленными являются только выходы В_i. При использовании их в режиме входов необходимо соответствующие усилители перевести в третье состояние сигналами М₀, М₈, М₄₈, М₅₆. Группа выходов Т_i хотя и считается двунаправленными, но может использоваться только в режиме обратной связи с содержимым D-триггеров. Запись в эти триггеры осуществляется по переднему фронту сигнала «С», а управление третьим состоянием выходов – общим сигналом CE.

Режим программирования микросхем серии 1556 однотипный и осуществляется следующим образом: в матрице “И” ПЛМ 32 столбца и 64 строки, столбцы – входные переменные, строки – выходы элементов “И” при этом программируются строки. 32 столбца образованы переменными .

Программирование состоит из двух этапов, на первом этапе программируются строки 0-31, на втором строки 32-63. Программирование происходит при повышении питающего напряжения до уровня 11, 5 5V. Для пережигания отдельной перемычки необходимо выбрать соответствующую строку и столбец матрицы.

Требуемый столбец и стока выбираются в соответствии со следующими таблицами:

Таблица 1

Обозначение столбцов матрицы микросхем 1556ХП4 и 1556ХП8.

Таблица 2

Таблица дешифрации столбцов. Таблица 3

Таблица дешифрации строк. Таблица 4

PH – программирующее напряжение,

L – уровень логического нуля,

H – уровень логической единицы,

Z – состояние высокого импеданса.

Требуемый столбец выбирается подключением выводов 2, 9 в соответствии с табл.3 и выводов 12…15 и 16…19 в соответствии с табл.4. Пережигание выбранной перемычки происходи при подачи программируемого напряжения на выводы 16…19 для верхней и 12…15 для нижней половины матрицы “И”.

Понижая напряжение питания до 6В контролируют отсутствие перемычки по выводам 16…19 для строк 0-31 и по выводам 12…15 для строк 32-63. При отсутствии перемычки на выходе должно быть напряжение низкого уровня U_L≤ 0, 5В. При наличии перемычки процедура программирования повторяется до 10 раз.

Для составления программы прожигания обычно составляют специальные таблицы, один из возможных вариантов такой таблицы приведен ниже.

Строки матрицы «И» (коньюнкции)	Столбцы матрицы «И» (аргументы)	Выходные функции
							…
А0		А1		А2		В2	…	А9
								…			М0
								…			В1
								…
…	…	…	…	…	…	…	…	…	…	…
								…
											М8
											В2
…	…	…	…	…	…	…	…	…	…	…
											М16
											В3
…	…	…	…	…	…	…	…	…	…	…

Вхождение переменной (прямое или инверсное) отмечено в таблице «1», однако реальное программирование (прожигание) перемычек может отличаться. Например, если в коньюнкцию входит прямое значение переменной, то прожигается перемычка инверсного входа, а перемычка прямого входа остается целой и, наоборот, если в коньюнкцию входит инверсное значение переменной, то прожигается перемычка прямого входа, а инверсная остается целой. Обе нетронутые перемычки в этом случае означают выключение элемента «И» из группы, подключаемой к элементу «ИЛИ», т.к. Х & `Х= 0.