ПМЛ (PAL) с расширенными функциональными возможностями.

Примером может быть микросхема PALC22V10D, в которой выходные функции вырабатываются не просто элементами «ИЛИ», а более сложными схемами, получившими название «макроячейки». Упрощенная структура данной микросхемы PAL приведена на следующем рисунке.

В PALC22V10D макроячейки дополнительно обеспечивают программируемость полярности выходной функции (инверсное или прямое значение), возможность выбора комбинационного или триггерного, двунаправленного или обычного выхода. В более сложных структурах PLD перечень функциональных возможностей может быть еще более широким, например, уже обозначенные возможности могут дополняться программируемостью типа триггера (D или T), возможностью перераспределения термов между соседними макроячейками и др.

Внутренняя структура макроячейки микросхемы PALC22V10D может быть представлена следующим образом:

Макроячейка содержит синхронный D-триггер с цепями асинхронного сброса AR и синхронной установки SP. Сигналы AR и SP вырабатываются специальными термами матрицы «И». Мультиплексор 4*1 через буферный усилитель подключен к выходу, а мультиплексор 2*1 передает сигналы обратной связи в матрицу «И». Мультиплексор 4*1 может быть запрограммирован на подключение к выходу прямого или инверсного сигнала от логической части ПМЛ или прямого или инверсного сигнала с выходов триггера. Мультиплексор 2*1 может быть запрограммирован на подключение к матрице «И» сигнала обратной связи с выхода ПМЛ или с инверсного выхода триггера. Программируются мультиплексоры с помощью плавких перемычек. При установке внешнего буферного усилителя в третье состояние внешний вывод может использоваться как вход.

Каждый из десяти выходов микросхемы PALC22V10D снабжен такой макроячейкой, поэтому любой из них может быть запрограммирован на требуемую полярность выходной функции (инверсное или прямое значение), комбинационный или триггерный, двунаправленный или обычный тип выхода.