Структура 16-разрядного микропроцессора

Персональная ЭВМ типа IBM PC (рис.4.1) включает в себя микропроцессор, оперативную память и устройства ввода-вывода (УВВ), объединенные между собой системной шиной.

Микропроцессор предназначен для выполнения собственно арифметических и логических операций и управления взаимодействием блоков компьютера. Оперативная память хранит операнды и программу во время ее выполнения. Устройства ввода-вывода обеспечивают обмен информацией между ядром компьютера (МП и ОП) и средствами ввода и отображения данных. Сюда относятся мониторы, печатающие устройства, графопостроители, жесткие и гибкие магнитные диски и так далее. Компьютер строится по магистрально-модульному принципу, при котором все блоки компьютера связываются между собой системной шиной, предназначенной для обмена данными, адресной и управляющей информацией между составными частями ЭВМ. Как правило, при этом в любой момент может быть установлена связь только между двумя блоками ЭВМ. Системная шина определяет общий порядок обмена между любыми блоками компьютера. Она включает в себя шину адреса, шину данных (ШД) и шину управления (ШУ), содержащую набор линий, по которым передаются управляющие сигналы между блоками компьютера. Специфика каждого конкретного блока учитывается специальными управляющими устройствами – контроллерами, входящими в состав этих блоков, например работой жесткого диска управляет контроллер жесткого диска, используя информацию, поступающую к нему от микропроцессора по системной магистрали.

ЭВМ типа IBM PC базируются на микропроцессорах типа I 80 x 86, разрабатываемых фирмой Intel, или микропроцессорах других фирм с аналогичной архитектурой. Первые персональные компьютеры использовали в качестве своей основы 16-разрядные МП I 8086. Структура этого микропроцессора представлена на рис.4.2 [8].

В состав микропроцессора входят

1) арифметико-логическое устройство (АЛУ), предназначенное для выполнения арифметических и логических операций;

2) внутренняя регистровая память, состоящая из восьми 16-разрядных регистров; четыре из них допускают раздельное использование своих младших и старших байтов, обеспечивая тем самым возможность обработки как 16-разрядных слов, так и байтов информации;

3) устройство управления, включающее в себя

буфер команд, который представляет собой регистровую память объемом 6 байт, предназначенную для хранения выполняемой в данный момент команды (аналогично регистру команд в структуре классической ЭВМ) и заполняемую очередными командами из оперативной памяти по мере своего освобождения;

дешифратор кода операций, определяющий выполняемую команду, и

блок управления операциями, который на основании расшифрованного дешифратором кода операции формирует управляющие сигналы, организующие работу всех блоков микропроцессора;

4) указатель команд (IP – instruction pointer), определяющий адрес выполняемой команды в сегменте команд оперативной памяти;

5) регистр флагов (FLAGS), содержащий признаки результата выполненных команд и некоторую управляющую информацию. Среди признаков результата отметим следующие:

ZF – флаг нуля: равен 1 при получении нулевого результата,

SF – флаг знака: устанавливается равным старшему биту результата,

CF – флаг переноса: фиксирует факт переноса из старшего бита при сложении или вычитании,

OF – флаг переполнения: устанавливается в 1 при получении результата вне допустимого диапазона чисел,

PF – флаг паритета: устанавливается в 1, если младшие 8 бит результата операции содержат четное число единиц;

к флагам управления относятся

IF – флаг разрешения прерывания: когда флаг установлен в 1, процессор распознает маскируемые прерывания, при этом микропроцессор реагирует на особые ситуации, возникающие в работе внешних устройств; если значение флага равно нулю, то эти прерывания игнорируются,

DF – флаг направления, применяется в командах обработки последовательности байт в памяти: если флаг равен 0, последовательность обрабатывается с элемента, имеющего наименьший адрес, если флаг установлен в 1, последовательность обрабатывается от старшего адреса к младшему,

TF – флаг трассировки: если значение флага равно 1, то в микропроцессоре после выполнения каждой команды генерируется внутреннее прерывание, позволяющее перейти к соответствующей подпрограмме (используется при отладке программ);

6) блок сегментных регистров, состоящий из четырех 16-разрядных регистров, содержащих базовые (начальные) адреса сегментов оперативной памяти, которые выделяются программе при ее выполнении: кодового сегмента CS, в котором содержится код программы; сегмента данных DS; сегмента стека SS и до­пол­ни­тель­но­­го сегмента данных ES;

7) шинный интерфейс содержит схемы, обеспечивающие связь внутренней магистрали микропроцессора с системной шиной.