Короткі теоретичні відомості. Тригери призначені для запам’ятовування двійкової інформації

Тригери призначені для запам’ятовування двійкової інформації. Використання тригерів дозволяє реалізовувати пристрої оперативної пам’яті (тобто пам’яті, інформація в якій зберігається тільки на час обчислень), а також будувати деякі цифрові пристрої з пам’яттю, такі як лічильники, перетворювачі послідовного коду в паралельний або цифрові лінії затримки.

Практичне застосування має невелике число тригерів, до яких відносяться тригери типів D, RS, T, RS-T, JK і деякі інші.

В основу класифікації тригерів покладено дві основні ознаки:

- функціональна ознака;

- спосіб запису інформації.

Функціональна класифікація є найбільш загальною і являє собою класифікацію тригерів за видом логічного рівняння, що характеризує стан входів і виходів тригера в момент часу до його спрацьовування (t) і після його спрацювання (t +1).

Класифікація за способом запису інформації характеризує тимчасову діаграму роботи тригера, тобто визначає перебіг процесу запису інформації в тригер. За цією класифікацією їх підрозділяються на дві групи:

- асинхронні;

- синхронні.

Відмінною особливістю асинхронних тригерів є те, що запис інформації в них здійснюється безпосередньо з надходженням інформаційного сигналу на його вхід. Запис інформаційного сигналу в синхронні тригери, що мають інформаційні і тактові входи, здійснюється тільки при подачі дозвільного тактуючого імпульсу.

У загальному вигляді тригер може містити наступні входи і виходи (рис. 12.1).

Основним тригером, на якому базуються всі інші тригери, є RS -тригер. Він має два логічні входи: R – установка 0 (від слова reset); S – установка 1 (від слова set) та два виходи: Q – прямій; - зворотний (інверсний).

Рис.12.1. Узагальнена схема тригера

Стан тригера визначається станом прямого виходу. Найпростіший RS -тригер складається із двох логічних елементів, охоплених перехресному позитивному зворотним зв'язком (рис. 12.2, а).

а б Рис. 12.2. Схема найпростішого RS- тригера: а – на елементах АБО-НІ; б – на елементах І-НІ

Розглянемо роботу тригера: Нехай R = 0, S = 1. Нижній логічний елемент виконує логічну функцію АБО-НІ, тобто 1 на будь-якому його вході приводить до того, що на його виході буде логічний нуль Q = 0. На виході Q буде 1 (Q = 1), тому що на обидва входи верхнього елемента подані нулі (один нуль – із входу R, інший - з виходу). Тригер перебуває в одиничному стані.

Якщо тепер забрати сигнали установки (R = 0, S = 0), на виході ситуація не зміниться, тому що незважаючи на те, що на нижній вхід нижнього логічного елемента буде надходити 0, на його верхній вхід надходить 1 з виходу верхнього логічного елемента. Тригер буде перебувати в одиничному стані, поки на вхід R не надійде сигнал скидання.

Нехай тепер R = 1, S = 0. Тоді Q = 0, . Тригер перемкнувся в «0». Якщо після цього забрати сигнал скидання (R = 0, S = 0), то однаково тригер не змінить свого стану.

Для опису роботи тригера використовують таблицю станів (переходів) (табл.12.1). Позначимо: Q (t) – стан тригера до вступу керуючих сигналів (зміни на входах R і S); Q(t +1) – стан тригера після зміни на входах R і S.

RS -тригер можна побудувати на елементах «І-НІ». Входи R і S інверсні (активний рівень «0»). Перехід (перемикання) цього тригера з одного стану в інший відбувається при установці на одному із входів «0». Комбінація R = S = 0 є забороненою.

Таблиця 12.1

Таблиця переходів RS-тригера в базисі АБО-НІ

Таблиця 12.2

Таблиця переходів RS -тригера в базисі «І-НІ»

Схема RS -тригера дозволяє запам’ятовувати стан логічної схеми, але так як при зміні вхідних сигналів може виникати перехідний процес, то запам’ятовувати стан логічної схеми потрібно тільки в певні моменти часу, коли всі перехідні процеси закінчені, і сигнал на виході комбінаційної схеми відповідає функції, що нею виконується. Це означає, що більшість цифрових схем вимагають сигналу синхронізації (тактового сигналу) (рис.12.3).

Усі перехідні процеси в комбінаційній логічній схемі повинні закінчитися за час періоду синхросигналу, що подається на входи тригерів.

Рис. 12.3. Схема синхронного RS -тригера

Тригери, що запам’ятовують вхідні сигнали тільки в момент часу, обумовлений сигналом синхронізації, називаються синхронними. Принципова схема синхронного RS -тригера наведена на рис. 12.3. Таблицю переходів подано в табл. 12.3.

Таблиця 12.3

Таблиця переходів синхронного RS-тригера

Під сигналом С мається на увазі синхроімпульс. Без синхроімпульсу синхронний RS - тригер зберігає свій стан.

Рис. 12.4. Схема D -тригера на основі синхронного RS -тригера

D-тригер відноситься до синхронних і має один інформаційний вхід (D -вхід). Стан інформаційного входу передається на вихід під дією синхроімпульсу (вхід С). На рис. 12.4 зображено схему D -тригера на основі синхронного RS -тригера, а в табл. 12.4 подано його таблицю переходів.

Таблиця 12.4

Таблиця переходів D-тригера

Рис. 12.5. Схема T- тригера на основі D- тригера

Т-тригер – рахунковий тригер, маєодин рахунковий інформаційний вхід. Тригер перемикається щоразу у протилежний стан, коли на вхід Т надходить керуючий сигнал.

На рис. 12.5 зображено схему Т -тригера на основі D -тригера, а в табл. 12.5 подано його таблицю переходів.

JK-тригер є універсальним (рис. 12.6).Цей тригер має інформаційні входи J і К, які за своїм впливом аналогічні входам S і R синхронного RS -тригера: при J = 1, K = 0 тригер по тактовому імпульсу встановлюється в стан Q = 1; при J = 0, K = 1 – перемикається в стан Q = 0; при J = K = 0 – зберігає раніше прийняту інформацію.

Рис. 12.6. Схема JK -тригера на основі синхронного RS -тригера

Таблиця 12.5

Таблиця переходів Т-тригера

Однак на відміну від синхронного RS -тригера одночасна присутність логічних 1 на інформаційних входах не є для JK -тригера забороненою комбінацією й переводить тригер у протилежний стан. На рис. 12.6 зображено схему JK -тригера на основі синхронного RS -тригера, а в табл. 12.6 подано його таблицю переходів.

Таблиця 12.6

Таблиця переходів JK-тригера