Вопрос 40 Триггеры.

Цифровые триггеры. Классификация.

В цифровых автоматах в роли элементов памяти используют микроэлектронные триггеры различных модификаций.

Триггером называется устройство, способное формировать два устойчивых значения выходного сигнала (логического «0» и логической «1») и скачкообразно изменять эти значения под действием внешнего управляющего сигнала.

Триггеры классифицируются на несколько типов в зависимости от принципа их работы и целевого назначения.

По способу управления триггеры подразделяют на два класса: синхронизируемые и несинхронизируемые (асинхронные). Синхронизируемый триггер снабжен вспомогательным входом синхронизации, который разрешает переключение триггера при наличии на этом входе соответствующего сигнала.

По способу организации логических связей триггеры классифицируют на следующие типы: RS— с раздельной установкой состояний «1» и «0»; Т — со счетным входом; D — с приемом информации по одному входу; JK(универсальный) — совмещает в себе свойства D, RSи Т-триггеров (позволяет раздельную установку состояний «1» и «0», но способен при одновременном воздействии входных сигналов функционировать как Т-триггер).

Условное обозначение.

Принципы функционирования.

Асинхронный RS-триггер (см. рис. 1, а) имеет два информационных входа, один из которых обозначают буквой S(от англ, set— устанавливать), а другой — R(от англ, reset— сбрасывать). Прямой выход триггера, как отмечаюсь, обозначают буквой Q, а инверсный — .

Асинхронный RS-триггер можно получить на двух логических элементах ИЛИ-HE, если снабдить их перекрестными положительными обратными связями, как показано на рис. 1, б. Временные диаграммы, поясняющие принцип работы этого триггера, приведены на рис. 1, в (длительностью переходных процессов при коммутациях пренебрегаем).

При подключении ко входу Sлогической «1» (см. рис. 1, б,) т.е. S= 1 (момент t₁, см. рис. 1, в), на инверсном выходе получаем «0». Поскольку этот сигнал по цепи обратной связи подается на один из входов верхнего элемента ИЛИ-HE, а на другом его входе действует также сигнал «0» со входаR, имеем Q= 1. Это состояние триггера может сохраняться сколь угодно долго и не зависит от последующих изменений сигнала на входе S, если на входе Rподдерживается состояние «0» (состояние S= 1 и R= 1 является для данного триггера запрещенным, так как при этой комбинации входных сигналов выходное состояние триггера будет непредсказуемо). Таким образом, ЛУ-триггер запоминает информацию о состоянии S= 1 и поддерживает ее до тех пор, пока на входе Rне появится сигнал сброса 1 (момент t₂ см. рис. 1, в).

При R= 1 на выходе Qполучим сигнал Q= 0, а соответствующий канал обратной связи обеспечит Q= 1 и т.д.

Как видно, при отсутствии сигнала на С-входе, т. е. С = 0, входы Rи Sоказываются отключенными от собственно триггера (очерчен пунктиром), и изменение сигналов на этих входах не может изменить состояние триггера. С момента появления разрешающего сигнала С = 1 входные элементы И-НЕ выполняют функцию инверторов. При этом состояние триггера будет однозначно определяться значениями сигналов на S-и R-входах по аналогии с асинхронным RS-триггером.

Следует подчеркнуть, что описанный триггер может изменять свое состояние в любой момент на интервале действия сигнала С = 1. Такой триггер называют триггером со статическим входом синхронизации.

Наибольшее практическое распространение получили триггеры с динамическим (импульсным) входом синхронизации. Суть построения такого триггера заключается в обеспечении его переключения лишь на интервале изменения сигнала входа С, т.е. либо по фронту, либо по срезу импульса синхронизации. Такое решение позволяет значительно повысить надежность и помехозащищенность триггерных устройств, так как сводит к минимуму интервал, на котором возможна перезапись информации. Технически указанный режим работы достигается заменой дополнительных логических элементов (см. рис. 2), вспомогательными RS- триггерами (так называемая схема трех триггеров).

В основу большинства T-триггеров положена схема двухступенчатого триггера, образованного последовательным соединением двух синхронных RST-триггеров, охваченных перекрестными обратными связями (рис. 3, б). Кроме того, С-входы этих RST-триггеров соединены между собой элементом НЕ и объединены в общий для всего T-триггера вход Т. Таким образом, любое управляющее воздействие на вход С ₁, вызывает отключение второго RST- триггера по входной цепи. Однако за счет соединения триггера T, с Т₂ цепями обратной связи каждое принудительное переключение T, вызывает опрокидывание T₂. Принцип работы T-триггера иллюстрируют временные диаграммы процессов на Т-входе и Q- выходе (рис. 3, в).

Для этого его снабжают С-входом, возбуждение которого (статическое или импульсное) позволяет переключать триггер в состояние, соответствующее сигналу на D-входе. D-триггeры получают на основе RS-триггеров, используя на входе однотипные логические устройства И-НЕ (рис. 4, б). Временные диаграммы процессов представлены на рис. 4, в.

УниверсальныйJК-триггер, условное обозначение которого приведено на рис. 5, а, имеет три входа: два информационных (Jи K) и один синхронизирующий (С).

Он легко реализуется на двух RST-триггерах с обратными связями, как показано на рис. 5, б.JK-триггер относят к универсальному типу, поскольку при различных вариантах переключения его входных зажимов можно получить схему триггеров всех других типов.