Отладчик системы ISaGRAF

Отладчик ISaGRAF предоставляет полный набор возможностей для получения качественного программного продукта (ISaGRAF-приложения):

- поддержка механизма выполнения программ по шагам; возможность внесения изменений в код программы во время работы отладчика;

- трассировка рабочих переменных;

- on-line модификация значений переменных;

- остановка/запуск отдельных программ, входящих в состав данного приложения ISaGRAF;

- изменение в процессе работы отладчика продолжительности цикла выполнения приложения;

- изменение в процессе работы отладчика продолжительности цикла выполнения приложения;

- эмуляция сигналов, подаваемых на каналы ввода и т.д.

Все эти возможности реализованы в рамках удобного и наглядного графического интерфейса, обеспечивающего комфорт в процессе разработки приложения ISaGRAF.

Использование средств программирования, поддерживающих открытые стандарты дает очевидные преимущества: получение качественного программного продукта, совместимость на уровне исходных текстов, независимость от типа операционной системы и от конкретной персоны программиста, появление общего языка общения в среде разработчиков прикладного программного обеспечения и самое важное - значительное сокращение времени разработки прикладного ПО и, как следствие, сокращение финансовых затрат на разработку проектов в целом.

Характеристика языка FBD

FBD - графический язык программирования стандарта МЭК 611131-3. Предназначен для программирования промышленных логических контроллеров (ПЛК). Программа образуется из списка цепей, выполняемых последовательно сверху вниз. Цепи могут иметь метки. Инструкция перехода на метку позволяет изменять последовательность выполнения цепей для программирования условий и циклов. При программировании используются наборы библиотечных блоков и собственные блоки, также написанные на FBD или других языках МЭК 61131-3. Блок (элемент) — это подпрограмма, функция или функциональный блок (И, ИЛИ, НЕ, триггеры, таймеры, счётчики, блоки обработки аналогового сигнала, математические операции и др.).

Каждая отдельная цепь представляет собой выражение, составленное графически из отдельных элементов. К выходу блока подключается следующий блок, образуя цепь. Внутри цепи блоки выполняются строго в порядке их соединения. Результат вычисления цепи записывается во внутреннюю переменную либо подается на выход ПЛК.