Управление памятью и внешними устройствами. Построение модуля памяти

Память состоит из ячеек, каждой из которых присваивается свой адрес. Со­вокупность адресов, которые могут быть сформированы процессором, обра­зует адресное пространство МПС. Адреса памяти могут занимать все адрес­ное пространство (АП) или его часть, а сама память независимо от ее тех­нической реализации может быть условно представлена набором регистров (ячеек), число которых М, а разрядность — N (рис. 5.3).

Рис. 5.3. Условное представление памяти

Свои адреса имеют и внешние устройства (ВУ). Процессор при обмене дан­ными всегда должен выбрать только одну из ячеек памяти или одно ВУ. Та­кой выбор осуществляется схемами декодирования адреса.

При управлении памятью и ВУ процессор должен вначале сформировать нужный адрес, который затем декодируется.

В МПС применяют несколько способов формирования адресов.

При прямой адресации код адреса содержится в команде, подлежащей вы­полнению. Прямая адресация удобна, но удлиняет команды (увеличивает их разрядности), т. к. при значительных емкостях памяти разрядности адресов достаточно велики. В случае прямой регистровой адресации, когда операнд находится в одном из внутренних регистров процессора, адрес является ма­лоразрядным, поскольку число таких регистров мало. В этом случае прямая адресация проявляет все свои достоинства.

При косвенной адресации в команде явно или неявно указывается регистр про­цессора, содержащий адрес операнда. Команда сохраняет компактность, но для ее выполнения требуется предварительная настройка — загрузка адреса в регистр (регистр косвенного адреса). Косвенная адресация удобна при обра­ботке списков, когда настройка производится однократно, а очередной адрес получается модификацией предыдущего (изменением его на единицу).

При непосредственной адресации в команде содержится сам операнд.

Помимо перечисленных имеются и более сложные способы адресации:

индексная, относительная и др., однако в простейших МП они не исполь­зуются.

Возможность использования различных видов адресации сокращает объем и время выполнения программ.

С помощью того или иного способа адресации формируется физический адресный код, поступающий на шину адреса для выбора ячейки памяти или ВУ, с которыми взаимодействует процессор.

Адресация может быть абсолютной или неабсолютной. При абсолютной ад­ресации обратиться к ячейке памяти или ВУ можно только по одному-единственному адресу. При неабсолютной адресации для ячейки памяти или ВУ можно выделить некоторую зону адресов. Число таких зон, естественно, будет меньше, чем число отдельных адресов, поэтому для указания зоны потребуется меньшая разрядность адреса. Иными словами, абсолютная ад­ресация требует полного декодирования адреса, а неабсолютная — частич­ного, что упрощает схемы декодирования. Возможность использования не­абсолютной адресации связана с наличием в АП " лишнего" пространства. Частным случаем неабсолютной адресации ВУ является так называемая ли­нейная селекция (линейный выбор), подробнее рассмотренная ниже.

В простых МПС часто адресный код рассматривается как состоящий из двух частей. Одна часть указывает на страницу, в которой расположен искомый объект адресации, другая является адресом этого объекта на данной страни­це. Страницей является та или иная часть АП (какая именно — зависит от организации микросхем, из которых строится модуль памяти).

С точки зрения использования АП памятью и ВУ различают концепции ин­терфейса с общей шиной и раздельной шиной.

В рамках первой концепции для адресов памяти и ВУ выделяются части общего АП. К ВУ, обращение происходит так же, как и к ячейкам памяти, т. е. с помощью тех же команд и той же шины. Недостатком этой концеп­ции является сужение АП для памяти, поскольку часть АП занимается внешними устройствами. Достоинство состоит в том, что над данными, по­лучаемыми от ВУ, можно производить все те операции, которые имеются в системе команд процессора для данных, находящихся в ячейках памяти. Та­ких операций много и это способствует улучшению параметров программ и упрощению программирования. Концепцию " с общей шиной" называют также вводом/выводом, отображенным на память.

В концепции " с раздельной шиной" ячейки памяти и ВУ имеют свои АП. При этом требуется наличие управляющих сигналов, определяющих, с каким ти­пом объектов ведется обмен. Например, вводится сигнал IO/M, указываю­щий, адресуется память, или ВУ. При этом память может использовать все АП. Для обмена с ВУ обычно имеются только операции ввода IN port и выво­да OUT port, и теряется возможность применять к данным от ВУ широкий набор команд, имеющихся для работы с данными, хранимыми в памяти.

Диапазон адресов, к которым может обращаться процессор (т. е. емкость АП) связан с разрядностью шины адреса m соотношением АП = 2^m. На­пример, с помощью 16-разрядной шины адреса можно адресовать 2¹⁶ = 64К объектов, с помощью 20-разрядной 1М объектов и т. д.

АП используется блоками ОЗУ, ПЗУ и ВУ, к которым обращается процес­сор. Распределение АП между указанными претендентами производится проектировщиком системы, имеющим известную свободу действий, хотя у конкретных процессоров могут быть особенности, заставляющие отдавать определенную область АП для адресации определенных объектов.

Для краткости записей адреса в АП обычно выражают в шестнадцатиричной системе счисления, для оценки емкостей АП используется часто единица измерений К = 2¹⁰ = 1024 или М = 2²⁰ = 1048576.