БІЛЕТ № 6

1. Розробити поведінкову VHDL-модель 4-розрядного суматора з бітом переповнення, входи і вихід якого мають тип integer. Затримка часу при спрацюванні суматора складає 30 нс. Всі вхідні імпульси з довжиною меншою за 30 нс суматором не сприймаються.

Для розробленої VHDL-моделі суматора на основі компонентів та конфігурацій створити випробувальний стенд, за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. До відповіді включити VHDL-коди випробувального стенду та розробленого суматора, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

2. На рисунку представлена схема кола, яка зустрічається в релейному захисті (фільтр реле зворотної послідовності).

Параметри елементів кола наступні: ; ; ; ; . Напруги , причому напруга відстає від напруги на . Визначити напругу (напругу на затискачах реле).

3. Провести синтез RS-тригера та побудувати його схему.

4. Основні електрозахисні засоби для роботи в електроустановках.