Контроллери зовнішніх пристроїв

Підключення будь-якого зовнішнього пристрою до МІКРОЕОМ осущиствляетея через контроллер ВУ. Способи структурної і функціональної організації контроллерів ВУ визначаються двома основними чинниками

• форматами даних і режимами роботи конкретних ВУ;

• типом системного інтерфейсу МІКРОЕОМ.

Вплив першого з цих чинників на організацію контроллерів В У достатньо очевидно. Насправді, нераціонально було б створювати одиничний універсальний контроллер, що забезпечує, наприклад підключення до МІКРОЕОМ простих пристроїв типу цифрових індикаторів і складні пристроїв типу накопичувачів на магнітних дисках. Саме тому на практиці застосовують найрізноманітніші контроллери ВУ від простих для підключення до МІКРОЕОМ датчиків одиночних сигналів до дуже складних, порівнянних по складності з процесорами МІКРОЕОМ, наприклад для сполучення МІКРОЕОМ з апаратурою для автоматизації наукових дослідженні в стандарті КАМАК.

Другий чинник — тип інтерфейсу - визначає спосіб організації електронних схем контроллерів ВУ що забезпечують зв'язок з шинами інтерфейсу, в першу чергу схем розпізнавання адрес ВУ. Найпростіше дешифрування адреси ВУ реалізується в контроллерах ВУ для МІКРОЕОМ з окремим інтерфейсом введення-виводу.

Проте таке положення справ, коли для кожного типу ВУ потрібний унікальний контроллер, звичайно, не влаштовувало ні розробників засобів обчислювальної техніки (МІКРОЕОМ і ВУ), ні її користувачів. Найбільш перспективним виявився шлях стандартизації набору інформаційних сигналів, якими обмінюються контроллер і ВУ, що управляють. Для різних типів МІКРОЕОМ були розроблені контроллери, що забезпечують:

• зв'язок з ВУ по стандартному паралельному (ІРПР) каналу передачі даних;

• зв'язок з ВУ по стандартному послідовному (ІРПС) каналу передачі даних;

• перетворення інформації з аналогової форми в цифрову із заданою точністю;

• перетворення інформації з дискретної форми уявлення в аналогову в заданих діапазонах зміни аналогових величин.

Розглянемо типові структури контроллерів ВУ, вживаних в МІКРОЕОМ з різними системними інтерфейсами. На мал. 8.4, а приведена блок-схема типового контроллера ВУ, що забезпечує програмно-керований обмін інформацією з ВУ (операції ВВЕДЕННЯ і ВИВІД, див. мал. 8.2) в МІКРОЕОМ, що має системний інтерфейс з ізольованими шинами адреси і даних.

Основу контроллера ВУ складають декілька регістрів, які служать для тимчасового зберігання передаваної інформації. Кожен регістр має своя адреса, і часто такі регістри називають портами введення-виводу. Регістри вхідних і вихідних даних працюють відповідно тільки в режимі читання і лише в режимі запису. Регістр стану працює тільки в режимі читання і містить інформацію про поточний стан ВУ (включено/выключено, готово/не готове до обміну даними і т. п.). Регістр управління працює тільки в режимі запису і служить для прийому з МІКРОЕОМ наказів для ВУ. У контроллерах, використовуваних для підключення достатньо простих ВУ (клавіатура, перфоратор і т. п.), вдається сумістити в один заданий режим обміну з ВУ.

Мал. 8.4. Блок-схема типового контроллера ВУ для системного інте

а - з роздільними шинами адреси і даних;

б- з мультиплексированной шиною «Адрес/дані»

Розвиток інтегральної мікросхемотехніки дозволив створювати програмовані контроллери у вигляді однієї БІС Як приклад можна привести БІС Кр580вв51—программіруємий послідовний інтерфейс і БІС Кр580вв55 — програмований паралельний інтерфейс.

Для підключення до МІКРОЕОМ ВУ з складними алгоритмами управління

регістри стану і управління, що дозволяє скоротити кількість використовуваних в контроллері портів введення-виводу, а, отже, і адрес, виділених для даного ВУ.

Логіка управління контроллера ВУ виконує селекцію адрес регістрів контроллера, прийом, обробку і формування сигналів системного інтерфейсу, що управляють, забезпечуючи тим самим обмін інформацією між регістрами контроллера і шиною даних системного інтерфейсу МІКРОЕОМ.

Приймачі шин адреси і даних служать для фізичного підключення електронних схем контроллера до відповідних шин системного інтерфейсу.

На мал. 8-4, би приведена блок-схема типового контроллера ВУ для системного інтерфейсу з мультиплексируемой шиною «адрес/данные». Порівняння двох контроллерів на мал. 8.4, а і 6 показує, що між ними немає принципових відмінностей в порядку використання регістрів. Відмінності в структурах контроллерів, викликані різною організацією системних інтерфейсів, виявляються тільки в побудові логіки управління (по-різному організовані прийом і селекція адрес) і способі підключення до шин системного інтерфейсу.

В даний час в практику широко упроваджуються програмовані контроллери, режими роботи яких встановлюються спеціальними командами МІКРОЕОМ або визначаються програмами обміну з ВУ, що зберігаються, як правило, в змінних БІС ПЗП або ППЗУ. Програмовані контроллери необхідно настроювати в конкретний режим обміну даними, властивий ВУ синхронний або асинхронний, з використанням сигналів переривання або без їх використання, на задану швидкість обміну і так далі Настроювання таких контроллерів на необхідний режим обміну проводиться програмним шляхом за допомогою спеціальних команд (слів, що управляють), передаваних з процесора в контроллер ВУ перед початком обміну. Слово, що управляє, записується в спеціальний регістр і ініціює

ления (наприклад, - накопичувачів на магнітних дисках) використовуються програмовані контроллери з тими, що зберігаються в ПЗП або ГТПЗУ програмами

Мал. 8.5. Різні варіанти реалізації контроллерів ВУ;

а - на платі процесора; б - у вигляді окремого пристрою;

у — безпосередньо у ВУ

ЕОМ, а - їх настроювання на взаємодію з конкретним 8У здійснюється зміною програми, тобто заміною БІС ПЗП або ППЗУ.

У сучасних МІКРОЕОМ часто достатньо важко провести межу між інтерфейсом введення-виводу і контроллерами ВУ. Це виявляється навіть в тому, що області використання термінів «інтерфейс введення-виводу» і «контроллер» не є повністю сталими. Напри мерів, у складі МІКРОЕОМ «Електроніка-60» є контроллер (плата І2), що забезпечує зв'язок з ВУ по стандартному паралельному каналу передачі даних; називається цей контроллер «паралельний інтерфейс». Стандартизація інтерфейсів введення-виводу н використання БІС для реалізації логічних схем інтерфейсів і контроллерів ВУ дозволяє конструк тивно реалізувати контроллер (інтерфейс введення-виводу) на платі процесора або безпосередньо у ВУ (мал. 8.5). Така реалізація інтерфейсів і контроллерів створює у користувача ілюзію їх відсутності і деяку неузгодженість в структурних і функціональних схемах МІКРОЕОМ. Проте, в будь-якій МІКРОЕОМ завжди можна достатньо чітко виділити компоненти системи введення-виводу, що украй необхідне при вивченні як МІКРОЕОМ, так і способів їх використання в різних системах.

Практична частина

Послідовна передача даних

І використання послідовних ліній зв'язку для обміну даними з ВУ поступає на контроллери ВУ дополтнитильные в порівнянні з контроллерами для паралельного обміну функції:

по-перше, виникає необхідність перетворення формату даних: з паралельного формата* в який вони поступають в контроллер ВУ з системного інтерфейсу МІКРО-ЕВМ, в последовательний, при передачі у ВУ і з послідовного в паралельний, при прийомі даних з ВУ; по-друге, потрібно реалізувати відповідний режиму роботи ВУ спосіб обміну даними: синхронний або асинхронний.

Простий контроллер для послідовного синхронного прийому даних з ВУ (мал. 8.9) складається з тих же компонентів, що і контроллер для синхронної послідовної передачі, за винятком генератора тактових імпульсів.

Мал.8, 9 Контролер послідовного синхроного прийому

Буферний регістр контроллера A J служить для тимчасового зберігання байта даних, що поступив з сдвигового регістра. Читання байта даних в системний інтерфейс з буферного регістра проводиться так само, як і в паралельному інтерфейсі. Одиниця в регістрі стану контроллера А2 указує на готовність контроллера передати черговий байт даних в системний інтерфейс.

Дані, зв'язки, що поступають з лінії, в послідовному коді перетворяться в контроллері в паралельний код за допомогою сдвигового регістра і трьохрозрядного двійкового лічильника тактових імпульсів таким чином.

Вхідна послідовна лінія зв'язку «Дані» підключається в контроллері до послідовного входу сдвигового регістра, а вхідна лінія «Синхронізація» — на вхід, що управляє, «Зрушення» сдвигового регістра і на вхід лічильника тактових імпульсів. По черговому тактовому сигналу, що поступив від синхрогенератора ВУ по лінії «Синхронізація», проводяться зрушення вмісту сдвигового регістра на один розряд вліво і запис чергового біта даних з лінії зв'язку «Дані» в молодший розряд цього регістра. Одночасно збільшується на одиницю вміст лічильника тактових імпульсів. Як тільки вміст лічильника стає рівним 7, тобто в сдвиговый регістр послідовно прийнято вісім бітів інформації, формується сигнал, що управляє, «Запис», який забезпечує запис в буферний регістр чергового прийнятого байта з сдвигового регістра. Цим же сигналом, що управляє, встановлюється в «1» регістр стану.

За час прийому в сдвиговый регістр наступних восьми бітів інформації байт даних з буферного регістра повинен бути переданий в шину даних системного інтерфейсу МІКРОЕОМ. При цій передачі обнуляється регістр стану контроллера і нуль в цьому регістрі означає, що в сдвиговый регістр приймається з лінії зв'язку черговий байт інформації.

Побудова розгорненої принципової схеми

Як буферний регістр А1 використовуваний мікросхему Кр580ір82

Мікросхема складається з восьми однакових функціональних блоків і схеми управління. Блок містить D трігер «клямку» і могутній вихідний вентиль без інверсії або з інверсією. За допомогою схеми управління проводиться стробування записуваної інформації і управління третім станом могутніх вихідних вентилів. Залежно від стану стробуючого сигналу STB мікросхеми можуть працювати в двох режимах: у режимі шинного формувача і в режимі зберігання. Як логіка управління використовуємо мікросхему К155ідз.

Дешифратор на мікросхемі К155ідз має чотири входи для прийому чисел в коді 842! і 16 виходів.

Для построения приемопередатчиков шины данных и приемника шины адреса пользуем микросхему КР580ВА86

Мікросхема KP580IJA86-двохнаправлений 8-розрядний шинний

формувач

призначена для обміну даними між мікропроцесором і системною

шиною;

володіє підвищеною здатністю навантаження. Мікросхема Кр580ва86

формувач без інверсії з трьома перебуваннями на виході.

У якості регістра стану і управління А2 використовуємо мікросхему К134ИР2.

Стан RS- трігера з інверсним управлінням

Управління роботою такого трігера здійснюється сигналами нульового

рівня 5" = 0 або R" =0 при З = 0 відповідно до таблиці. Забороненою

комбінацією вхідних сигналів є комбінація S" = R" = З =0. В цьому випадку на обох входах перших двох логічних елементів діє логіка 1

(S" =*l, C = \, R^a-\) і qi=q2=0. При цьому на обох виходах логічних елементів буде логічна 1.

У синхронних RS -триггерах зміни станів за наявності вирішуючого синхронізуючого імпульсу відбуваються так само, як і в асинхронних. Тому зміна сигналів на інформаційних входах винна проводиться тільки в паузах між синхронізуючими імпульсами, щоб не відбулося порушення його роботи.

Як сдвигового регістр використовуємо мікросхему К155 Ір1

«Чотирирозрядний універсальний сдвиговый регістр»..

Оскільки цей регістр одиннадцатиразрядный, то таких мікросхеми потрібноп'ять.

На малюнку показана схема чотирирозрядного регістра зрушення К155ір1.

Позначатимемо сигнали на входах і виходах цій ІС буквою Н з цифровим

індексом, відповідним номеру виводу ІС.

Якщо Нб=0, а Н9-ет0 тактові імпульси, то регістр здійснюватиме зрушення

інформації управо. При цьому вхід I ІС це вхід послідовної

інформації.

В качестве делителя на 16 используем микросхему К155 ИЕ5 «Четырёхразрядный счетчик с коэффициентом пересчета 16».

Мікросхема К155іє5 містить рахунковий трігер (вхід С1) і дільника на 8 (вхід С2), утворений трьома сполученими послідовно трігерами. Трігери спрацьовують по зрізу вхідного імпульсу (по переходу з I в 0). Якщо з'єднати послідовний всі чотири трігери те вийде лічильник по модулю 24=16. Максимальне число, що зберігається в лічильнику, при повному заповненні його одиницями рівне N=24-l=15=(l 111)₂.ТакоЙ лічильник працює з коефіцієнтом рахунку До (модулі)

кратним цілому ступеню 2 і в нім здійснюється циклічний перебір К=2" стійких станів. Лічильник має входи примусової установки 0.

Умовні позначения

Прист. ВВ./ВИВ. - пристрій введення/виводу

ЗУ - зовнішній пристрій

Рег-р - регістр

ША - шина адреси

ВІС - великі інтегральні схеми

ШД - шина даних

Установ. - установка

Заван. - завантаження

Буф.рег. - буферний регістр

ГТІ - генератор тактових імпульсів

В - вентиль

ШФ - шинний формувач

МП - мікропроцесор

Розрахунок споживаної потужності.

Потужність, споживана схемою (Р), - це сума потужностей кожної мікросхеми, що входить в загальну схему.

В даному випадку, до складу мікросхеми входять;

• 2 буфери (приемо-передатчики): Р=0, 16вт

• 2 регістри (буферних): Р=0, 8 Вт

• 4 дешифратори: Р=0, 022вт

• 4 регістрів (сдвиговых): Р=0, 022 Вт

• 1 лічильника: Р=0, 23 Вт

• трігер: Р=0, 019 Вт

• 2 буфери (приймачі): Р=0, 16вт

Таким чином, споживану потужність заданої схеми расчитаю по формулі:

Р=0, 16*2+018*2+0, 022*4+0, 022*4+0, 23+0, 019+0, 16*2= 2, 665 Вт З цього виходить, що споживана потужність знаходиться в допустимих межах.

Використана література:

1. Майорів, Киріллов в.В., Пріблуда А.А., " введеніє в МІКРОЕОМ" Ленінград, " Машинобудування". 2008р.

2. Довідник " Мікропроцесори і мікропроцесорні комплекти

інтегральних мікросхем", Том 1.Под редакцією В.А.Шахнова. Москва " Радіо і зв'язок" 2008р.

3. П.А. Мальцева, B.C. Ямпольський. Основи цифрової техніки. «Радіо і зв'язок 2006р.»

4. Абрайтіс б.Б. Мікропроцесори і мікропроцесорні комплекти інтегральних схем (довідник).

«Радіо і зв'язок 2008р.»

Змист.

1. Загальні методичні вказівки. Ст.З

2. Мета i завдання курсового проектування Ст.З

3. Оргашзація та керівництво курсовим проектом Ст.З

4. Структура курсового проекту (роботи) Ст. 4

5. Правила оформлення курсового проекту (роботи) Ст.5

6. Тими курсової роботи по предмету. Ст.7

7. Література Ст.7

8. Додаток 1 Тітульній лист. Ст8

9. Додаток 2 Завдання Ст 9

10. Додаток 3 Приклад оформлення перших лисив роздшв. Ст 10

11. Додаток 4 Приклад оформлення наступних лисив проекту. Ст 11

12. Додаток 5 Опіс елеменпв схеми. Ст 13

13. Додаток 6 Елементі цифрової техніки (ДОСТ 2.743-82) Ст 19

14. Додаток 7 Зразок виконання курсової роботи Ст 33