Главная страница Случайная страница
Разделы сайта
АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатикаИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханикаОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторикаСоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансыХимияЧерчениеЭкологияЭкономикаЭлектроника
Вопрос. Основные электронные элементы микропроцессоров, реализующие арифметические и логические операции.
|
|
Основные электронные элементы микропроцессоров, реализующие арифметические и логические операции.
Логическими элементами компьютеров являются электронные схемы И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ, триггер и сумматор.
1. 
Схема И реализует конъюнкцию двух или более логических значений.
Единица на выходе схемы «И» будет тогда и только тогда, когда на всех входах будут единицы. Когда хотя бы на одном входе будет ноль, на выходе также будет ноль.
2. Схема ИЛИ реализует дизъюнкцию двух или более логических значений. Когда хотя бы на одном входе схемы ИЛИ будет единица, на её выходе также будет единица. Связь между выходом z этой схемы и входами x и y описывается соотношением: z = x v y
 |
3. Схема НЕ (инвертор) реализует операцию отрицания. Связь между входом x этой схемы и выходом z можно записать соотношением z = 
. Если на входе схемы 0, то на выходе 1. Когда на входе 1, на выходе 0.
4. 
Схема И—НЕ состоит из элемента И и инвертора и осуществляет отрицание результата схемы И. Связь между выходом z и входами x и y схемы записывают следующим образом: 
, где 
читается как " инверсия x и y".
5. Схема ИЛИ—НЕ состоит из элемента ИЛИ и инвертора и осуществляет отрицание результата схемы ИЛИ. Связь между выходом z и входами x и y схемы записывают следующим образом: 
, где 
, читается как " инверсия x или y ".
 |
6. Триггер — это электронная схема, широко применяемая в регистрах компьютера для надёжного запоминания одного разряда двоичного кода. Триггер имеет два устойчивых состояния, одно из которых соответствует двоичной единице, а другое — двоичному нулю.
 |
Он имеет два симметричных входа S и R и два симметричных выхода Q и 
, причем выходной сигнал Q является логическим отрицанием сигнала .
На каждый из двух входов S и R могут подаваться входные сигналы в виде кратковременных импульсов (
).
Наличие импульса на входе будем считать единицей, а его отсутствие — нулем.
7. Сумматор — это электронная логическая схема, выполняющая суммирование двоичных чисел.
Сумматор служит, прежде всего, центральным узлом арифметико-логического устройства компьютера, однако он находит применение также и в других устройствах машины.
|
|
Многоразрядный двоичный сумматор, предназначенный для сложения многоразрядных двоичных чисел, представляет собой комбинацию одноразрядных сумматоров.
| x | y | P | Q |
| |||||||
 |  | ||||||
|
|
|
|
Сумматор – это устройство, которое получает два входа однобитовых, а на выходе дает сумму этих двух сигналов. Сумма складывается из двух разрядов: два однобитовых сигнала складываются из арифметической суммы и дают нам два сигнала.
Возможные варианта: (таблица) сумма P будет двухбитовая
На выходе будет арифметическая система в двоичном коде входных сигналов.
Сигнал P это схема " И"
Сигнал Q это схема исключающее или
Р- перенос, появляется тогда, когда есть оба сигнала, перенос в старший разряд
Устройство, которое складывает два бита и получает код в двоичном выражении. Такое устройство называется неполным сумматором, и называется HS. Когда из таких устройств мы будем складывать несколько разрядных схем, нам придется учитывать перенос из предыдущего разряда.
|
|