Активизация строки

Перед осуществлением любой операции с данными, содержащимися в микросхеме, необходимо " активизировать" требуемую строку в соответствующем банке. Для этого в микросхему подается команда активизации ACTIVATE вместе с которой на адресные линии микросхемы подаётся номер банка и адрес строки, а также строб-сигнал RAS#, который помещает адрес в защёлки буфера адреса строки. После стабилизации сигнала RAS#, декодер адреса строки выбирает из банка нужную строку и помещает её содержимое в усилитель уровня (SenseApp).

Активизированная строка остается открытой (доступной) для последующих операций доступа до поступления команды подзарядки банка (PRECHARGE), закрывающей данную строку. Минимальный период " активности" строки - от момента её активации до момента поступления команды подзарядки, определяется минимальным временем активности строки (Row Active Time, tRAS).

Повторная активизация какой-либо другой строки того же банка не может быть осуществлена до тех пор, пока предыдущая строка этого банка остается открытой. Таким образом, минимальный промежуток времени между активизацией двух различных строк одного и того же банка определяется минимальным временем цикла строки (Row Cycle Time, tRC).

В то же время, после активизации определенной строки определенного банка микросхема SDRAM может на следующем такте шины памяти активизировать какую-либо другую строку другого своего банка. Однако, и здесь специально вводится дополнительная задержка, называемая " задержкой от активации строки до активации строки" (Row-to-Row Delay или tRRD). Такая задержка необходима потому, что операция активизации строки потребляет большой электрический ток и частое использование этой операции ведёт к нежелательным избыточным нагрузкам микросхемы по току.

2. Чтение/запись данных

Активизация строки памяти сама по себе требует определенного времени. В связи с этим, следующие после ACTIVATE команды чтения READ или записи WRITE данных не могут быть поданы на следующем такте шины памяти, необходим определенный временной интервал, называемый " задержкой между подачей адреса строки и столбца" (RAS#-to-CAS# Delay или tRCD).

По истечении интервала tRCD, для чтения данных в микросхему памяти подается команда READ вместе с номером банка и адресом столбца. Адрес столбца подается на адресные линии микросхемы памяти вместе с подачей строб-сигнала CAS#, помещающего адрес в буфер (защелки) адреса столбца. Сигнал CAS# служит также сигналом вывода данных, по мере его стабилизации усилитель уровня отправляет выбранные (т.е. соответствующие адресу столбца) данные в буфер вывода шины.

В пакетном режиме подача одной команды READ (WRITE) приведет к считыванию из ячеек (или записыванию в ячейки) не одного, а сразу нескольких подряд расположенных слов данных.

После подачи команды READ, первая порция данных оказывается доступной не сразу, а с задержкой в несколько тактов шины памяти, в течение которой данные, считанные из усилителя уровня, синхронизируются и передаются на внешние выводы микросхемы. Задержка между подачей команды чтения и фактическим появлением данных на шине считается наиболее важной и называется " задержкой сигнала CAS#" (CAS# Latency или tCL). Последующие порции данных (в соответствии с длиной передаваемого пакета) оказываются доступными без каких-либо дополнительных задержек, на каждом последующем такте шины памяти (по 1 машинному слову за такт для памяти SDR SDRAM, по 2 элемента в случае устройств DDR/DDR2 SDRAM).