Студопедия

Главная страница Случайная страница

Разделы сайта

АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатикаИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханикаОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторикаСоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансыХимияЧерчениеЭкологияЭкономикаЭлектроника






Синхронизация в цифровых устройствах.






Как уже отмечалось, основным методом построения работоспособных циф­ровых устройств в настоящее время является синхронизация, устраняющая критические временные состязания сигналов.

Синхронизация осуществляется тактовым генератором, сигналы которого распределяются по всем частям устройства и разрешают прием данных эле­ментам памяти — синхронным триггерам. Она упорядочивает во времени последовательность операций при обработке информации в ЦУ. Темп обра­ботки задается частотой тактовых сигналов.

Обобщенный тракт обработки информации при синхронной организации процессов можно представить чередованием комбинационных цепей КЦ и элементов памяти ЭП, что отражает работу ЦУ как при пространственном чередовании КЦ и ЭП (рис. 3.29, а), так и при последовательном выполнении различных операций в разных временных тактах на одном и том же оборудовании (рис. 3.29, б).

При работе устройства КЦ преобразуют данные по тем или иным логическим зависимостям, а ЭП принимают их после окончания переходных процессов, т. е. установления на выходах КЦ истинных значений сигналов.

В КЦ пути от входов к различным выходам не идентичны. Для расчета сис­темы синхронизации нужно оценить минимальную и максимальную за­держки сигналов в КЦ. Для оценки минимальной задержки следует учесть минимальные задержки элементов (т. е. учесть разброс задержек для эле­ментов данного типа) и найти самый короткий путь от входов к одному из выходов КЦ (короткий в смысле времени его прохождения сигналом, есте­ственно). С учетом максимальных задержек элементов оценивается самый длинный путь сигнала к выходу КЦ. Таким образом, должны быть опреде­лены задержки tкц.min и tкц.mах.

Временная не идентичность путей к разным выходам КЦ затрудняет устра­нение критических временных состояний сигналов. С этой точки зрения одинаковость задержек для всех выходов КЦ была бы желательна.

Рис. 3.29. Обобщенные структуры тракта обработки информации в цифровых устройствах (а, б)


Двухфазная синхронизация.

Такая синхронизация характеризуется использованием двух последователь­ностей синхроимпульсов (рис. 3.36, а), сдвинутых во времени друг относи­тельно друга. Интервал между импульсами обеих последовательностей отво­дится для работы комбинационных цепей. Соседние каскады получают раз­ноименные серии синхроимпульсов (рис. 3.36, б).

При возбуждении фазы С2 данные с триггеров фазы С1 через соответствую­щие КЦ передаются на триггеры фазы С2. При возбуждении фазы С1 тригге­ры этой фазы через КЦ принимают данные от триггеров фазы С2. Поочеред­ное возбуждение фаз обеспечивает передачу данных по тракту их обработки без каких-либо временных состязаний, т. к. выдача данных производится триггерами, не изменяющими своих состояний в данной фазе, а прием дан­ных осуществляется после завершения переходных процессов в КЦ.

Достоинством двухфазной системы является возможность применения про­стых одноступенчатых триггеров с управлением уровнем. В то же время на­личие двух фаз синхроимпульсов усложняет схему устройства.

Рис. 3.36. Временная диаграмма синхросигна­лов (а) и схема тактирования элементов памяти для двухфазной системы синхронизации (б)


Расфазировка синхросигналов – их временной (фазовый) сдвиг на входах разных приемников. Причина расфазировки – недостаток задержки буф. усилителей и разные задержки в линиях связи.

 

 


Тема 2.1 Дешифраторы

Мышляева «Цифровая схемотехника»

https://book.mirmk.net/book1/text/glava08.htm

 

Определение. Область применения

Классификация

УГО. Применяемые ИМС

Еще один элемент цифровой техники, абсолютно необходимый для понимания принципов работы микропроцессорных устройств – дешифратор цифровых сигналов. Существует много разных типов дешифраторов. Вообще дешифратор – это устройство, преобразующее цифровой сигнал, в какой либо кодировке в другую, не закодированную форму. Нас будет интересовать классический дешифратор. Схемное обозначение одного из вариантов такого дешифратора приведено на рис. 24. Как видим, такой дешифратор имеет три входа данных D0, D1 и D2. Вход выбора микросхемы CS. А так же восемь выходов, обозначенных цифрами от 0 до 7.

Логика работы микросхемы такова: на входы данных микросхемы подается цифровой код. Некое трехразрядное двоичное число. D0 – младший разряд числа, D2 – старший. Как известно тремя разрядами можно записать восемь различных значений. То есть при помощи трех разрядов можно представить числа от 0 до 7. Каждому числу соответствует свой выход дешифратора. Если на входе выбора микросхемы CS присутствует сигнал лог. 0 (то есть микросхема выбрана), то на одном из его выходов обязательно присутствует сигнал логического нуля, а на всех остальных – сигнал логической единицы. Сигнал логического нуля будет именно на том выходе, номер которого соответствует числу, поданному на входы D0…D2 дешифратора. Если на входе CS установлен сигнал лог. 1, то дешифратор не выбран и на всех его выходах будет присутствовать сигнал лог. 1.

Входы Выходы
D2 D1 D0 CS                
                       
                       
                       
                       
                       
                       
                       
                       
x x x                  
Рис. 25.

Главное назначение дешифратора – выбор одного из устройств, номер которого приходит на вход дешифратора. В качестве таких выбираемых устройств часто выступают различные цифровые микросхемы, имеющие вход выбора кристалла ( CS). При этом сигналы с выходов дешифратора поступают на входы CS выбираемых микросхем. Именно по этому активным сигналом на выходе дешифратора является сигнал логического нуля. Для лучшего понимания логики работы дешифратора изучите его таблицу истинности на рисунке 25. В этой таблице появилось новое обозначение. Знак «X» в таблице истинности означает, что на этом входе может присутствовать любое значение (0 или 1). При этом сигнал ни на одном из выходов не изменится.

Рассмотренный нами дешифратор имеет три входа данных и, соответственно, восемь выходов. Аналогичным образом теоретически можно построить дешифраторы с любым количеством входов. На практике применяются дешифраторы на два, на три и на четыре входа. У дешифратора, имеющего два информационных входа, будет четыре выхода, так как двухразрядное двоичное число может принимать лишь четыре значения.

Рис. 26.

Дешифратор, имеющий четыре информационных входа, будет иметь, соответственно, восемь выходов. Дешифраторы, имеющие максимально возможное количество выходов при данном количестве входов называются полными дешифраторами. Промышленностью выпускаются дешифраторы, имеющие четыре входа и десять выходов. Такие дешифраторы называются неполные дешифраторы. В неполном дешифраторе существуют такие состояния входных сигналов, при которых не на одном из выходов нет активного (лог. 0) сигнала. Такие дешифраторы применяются, в том случае если используется так называемая двоично-десятичная система исчисления. Что это такое. Это обычная двоичная система в которой используются четыре двоичных разряда и эти разряды принимают только десять разных значений от 00002 до 10012 (то есть от 010 до 910). Остальные комбинации двоичных разрядов просто не используются. Такая система удобна для записи десятичных разрядов в память компьютера, которая как мы уже знаем, работает с двоичными числами. При этом в первые четыре бита ячейки памяти записывается первый разряд десятичного числа. В следующие четыре бита – второй десятичный разряд и так далее. Такие четверки байтов называются тетрадами. Такая форма представления числа значительно упрощает операции с десятичными числами и вывод их, на какие ни будь индикаторные устройства. Достаточно, например, к каждой группе из четырех двоичных разрядов подключить описанный выше дешифратор, имеющий четыре входа данных и десять выходов и к выходам этого дешифратора подключить индикатор, имеющий для каждой цифры свой светящийся элемент, и мы всегда на индикаторе будем видеть содержимое этих разрядов в удобном нам виде. Правда нам придется немного видоизменить правила преобразования таких чисел (сложения, вычитания и т. д.). Придется учитывать, что после числа 10012 (1010) в такой системе идет число 00002 (010) и перенос в следующую тетраду.

Дешифраторов с более, чем тремя входами данных, выполненных в виде отдельных микросхем, практически не производят, так как они имели бы недопустимо большое количество выводов. Однако наличие входов выбора микросхемы позволяет каскадировать дешифраторы. На рисунке 26 приведена схема дешифратора с пятью входами данных и тридцатью двумя выходами. Дешифратор собран по схеме каскадирования. Для построения такой схемы потребовался один дешифратор на два входа и четыре дешифратора на три входа.

Дешифраторы широко применяются в микропроцессорной технике. И главное их применение – это обеспечение возможности подключения нескольких регистров или ячеек памяти к одной шине данных.


 

 






© 2023 :: MyLektsii.ru :: Мои Лекции
Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав.
Копирование текстов разрешено только с указанием индексируемой ссылки на источник.