Глава I

Организация компьютерных систем

$ 1-1 Процессор

Любой цифровой компьютер состоит из трех основных блоков: процессора, памяти и подачи обработчика рис 1-0.

Среди них процессорный блок, из-за его поддержки со стороны команд блок памяти, данные считываются с помощью последовательности их выполнения и результатов, записанных в памяти или автобусов к вкладчикам-обработчика передачи узла.

Шины могут быть как физически, так и представлять внутреннее ядро ​ ​ gareta.igi одновременно (или один парой несущих передачи) носителей в совокупности, в которой команды и циркуляция данных komputershi.khshirad сказать, что классическая фон Неймана компьютерных данных тракта состоит из арифметико-логических регистров из (от одного до 32) и соединительной шины Рисунок 1-1.

Основное ядро ​ ​ процессора Арифметика-логика (ALM) и логические устройства, которые заканчивает aritmetikuri operatsiebi.alm внутри внутренней памяти, которая является технология очень быстрого momkmedia (для одного здания, что делает ту же технологию, шины кратчайшие длины, др.) в регистр команд, команда счетчики и внутренние регистры. Заказы можно отличить Зарегистрирован-память и реестр заказов Зарегистрирован типа.

Действия, выполняемые процессором описано программ, где выбирается язык программирования, описанных планируемых операций tanmimdevroba.ak Следует отметить, что эта программа не является необходимым для выполнения конкретного процессора, так как эта функция будет считать, так называемый Переводчик.

Ранее процессоры содержат небольшое количество простых заказов, которые были проданы в shesadzlebebeli. С развитием технологий, не только в номер, но и их способность снижать программы в sirtulets.rtuli заказы сезонов, хотя индивидуальные заказы времени izrdeba.miukhedavad этот современную тенденцию, чтобы обеспечить реализацию сложных команд включают protsesaorebi независимо от цены.

Этот принцип стал основой для фирмы IBM, 50 лет установления термина архитектуры, что означало, что все новые Protsessor поколение подсчитать общее количество моделей различных только в архитектуре, но с ценой и быстродействия, но будет иметь те же возможности для проведения программ. Это было достигнуто с помощью переводчика (IBM shqstem / 360, фирма DE C Модель VAX).

В конце 1970 года показал новую тенденцию в архитектуре процессоров, процессоров, не резко, ориентированных interpretatsiaze.universitet Барклай Дэвид Паттерсон из (Д Р EVID atterson) и Карло sekvinma (Чарли shekuin) представил идею так называемой новой архитектуры W Мне SCP (ghedutsed я nstrutstion chomputer Монс) в виде процессоров, которая включает в себя процессор снижается набор команд. В 1981 году, Стэнфордский университет, Джон Хеннесси (Н zhohn ennesq) обрабатывали той же идеологии, MIP у (М inimum я nstrutstion Р прикрепленный shekond) процессор (20-30 brdzanebebiani). Эта архитектура сделана у ПА ghch, Р С и Р otser MIP у вычислительные системы. Архитектура является так называемая обратная Ч. Я SCP (chomplekh инструкции Монс chomputer) в компьютер на полный набор I NTEL (P), entium IBM mainpreimebi, VAX. И архитектура процессоров конкурентной arian.pirvelni потому что это может сделать для своих докладов об осуществлении программных продуктов (например, я nteli цент за) не может найти решающее преимущество, а другой пример, который я NTEL P entium - ядро ​ ​ процессора содержит офф я SCP архитектуры характерный архитектуру, которая улучшает stsrapmokmedebas.

Процессор архитектура для развития обобщения в этом направлении, мы получаем следующие требования:

-базисных Заказы не должны быть интерпретированы mikrobrdzanebebit

-komputers Если есть возможность, чтобы позволить себе как можно больше производительности команды (например, выполнение MIP у секунд 500000000 порядка)

-brdzanebebi легко посетить только с памятью dekodirebadni быть загрузкой и хранения команд

-protsesors Если есть, как много регистров.

Как уже говорилось ранее, процессор архитектуры компьютерных систем для облегчения производительность технологии достигается за счет параллелизма gazrdas.garkveuli (два или более операций, в то же время держать) путь. Здесь рассматриваются параллелизм заказы (конвейер принцип рис 1-2) и процессоры (матричные, вектор, мульти, multikomputeruli Архитектура (А rroq, vetstor Protsessor) Рисунок 1-4) уровней.

Рисунок 1-2

Рисунок 1-2a) имеет дело с пятиступенчатой ​ ​ сборочной линии, где каждый узел выполняет один из ее конкретного operatsias.chveulebriv узла команда говорят, что уходят месяцы МКТС, в то время как пять уровней, будет выполнена команда 5 * H время, т.е. rotsesoris производственная мощность будет 200000 * Порядок секунд, Если мы рассмотрим ту же схему во время работы в конвейере одновременно (Рисунок 1-2 б) производительность процессора выходит 5 раз больше, чем в 5 * 200000 * ч, как это всегда время выполнения заказа. Я понял, что такая схема ролика NTEL 486 процессор. Uarqopid момент может считаться следующее:

--- Конвейер простоев, когда конвейер не используется для некоторых из шагов (с операций с памятью не нужны, операции реестра) ----- Следующая команда необходима для того, чтобы выполнить приказ предыдущего результата (из вне порядка ekhetsution)

--- Переходы команды разгрузочный конвейер необходим очистки

Современные процессоры с 30-ступенчатой ​ ​ конвейера Иногда это даже (это, в свою очередь обостряет недостатки, перечисленные выше)

В то время как, начиная я NTEL Р entium процессоров реализованы в двух konveiriani архитектуры рисунке 1-3.

Вот это было, главный конвейер выполнять все виды команд U, V и второй конвейер простых команд более чисел в простой командой или плавающей запятой.

Роликовые arkitekturiani процессоров повысить производительность процессора в 5-10 раз, но не более чем один раз. В теории могут быть использованы для четырех konveiriani архитектуры, но это требует огромных затрат и комплектующие в обмен на использование сборочной линии, и вот почему много функциональности miughebelia.amis узлов рис 1-4. Эта архитектура была использована P entium II из AMD D uron, AMD Самостоятельно HLON. Эта архитектура называется shuperpipelining Супер skalalurs (другой вид, который является первым в своем роде Архитектура Сеймур Crain его Г Д С 6600 рейсов.

Рисунок 1-4

Здесь также, как и в конвейере, то команда не должна предложить брак с другим командам по не будет etsinaaghmdegebobdnen друг с другом. Это требует значительных вычислительных ресурсов, чтобы преодолеть сопротивление. Было установлено на так называемый Статистическая алгоритм планирования, предварительно компилятор включает большой заказ с приказами параллельного выполнения можно. Рис 1.4

А) компания представлена ​ ​ на Motorola 88110 процессоров М Ch структурной схемы реализованной супер skalaluri архитектуры.

Рисунок 1.4)

Если рассматривать процессоры, работающие в параллельных цепях, здесь различают 4 основных типа:

1 - у команды я у D в потоке, поток данных

2 - команда у IMD в потоке, поток данных

3 - МИ у D команда много потоков, поток данных

4 - MIMD команда много потоков, много потоков данных

Для достижения более черты производительности (50, 100 или выше) должны быть использованы для матрицы (А rraq Protsessor) многопроцессорной архитектуры, является сущностью sistemebi.misi процессоров, работающих с теми же командами, но с разными данными. Такая архитектура иногда упоминается как у IMD (опоясывающий лишай Я nstruktsion поток М ultiple D ATE-поток) " поток заказов на различные потоки данных." Первый такой arkitekturiani процессора ilionisis университет Ильи Ч. IV. См. Рисунок 1.5)

Рисунок 1-5 с)

Шаблон в компьютер с минимальной клеточной представлены kvandrantit 8X8, который достиг 50 миллионов операций в секунду (с плавающей запятой) tsarmadoba.shesadzlebeli было 4 таких kvandratiani чип в компьютере, чтобы создать свою производственную мощность 1 млрд операции будет то, что в мире больше, чем все мощности компьютера.

Шаблон в компьютер (точка разработчика зрения) аналогичен векторного процессора. Он очень эффективен элементы данных пары операции, но, в отличие от всех сборочных операций выполняются в блоке суммирования, который имеет конвейерную архитектуру (родной chraq Сэмюэля Крэйна -1). Т.е. Шаблон в компьютер столько, сколько amjamavi элемента ступицы в массиве, и вектора нагрузки предполагает вектор регистр, контингент из регистров. Это становится порядок загрузки данных в регистрах двух элементов вектора пары пары, чтобы собрать и создать новую политику. Pattern компьютеры сегодня были произведены, но архитектура некоторых из элементов, используемых в ПЕН-IUM 4-IN. Рассмотрим, например, синергетические процессорными элементами схемы процессора вектора shqnergeti Р Е rotsessor lement пример у ПЭ Рисунок 1-5 а). Термин совокупный эффект двух или более факторов и синергетики Это просто арифметическая сумма превышает эффективность этих факторов по отдельности. Этот элемент (8) используется процессор Челл Р rotsessor в (Челл - клетка). Рисунок 1-5 б), идеологи Toshiba, shonq, IBM (пробный пуск я аббревиатура), и, в частности SCP EI (shonq chomputer E ntertainment я м).. В теории известно, что максимальное элемент вычислительной мощности - 250 GFLOP Ш..

Рисунок 1-5 а)

Вот у IMD (синглы instrutstion, кратно данных) в один набор команд принципе brdzanebiani protsesoria.mushaobs - данные Multijet.

Рисунок 1-5 б)

Процессор содержит 64 Челл званий ядро ​ ​ PO Ch E-офф и 8 синергетический элемент процессора у PE. Они присоединились к автобусной ЕИБ высокоскоростной, есть также встроенный контроллер памяти 2-канальный (он может работать в быстро 256 Мб XD ghambus офф с типом памяти). Другие компоненты Союза для автобусной FL экс IO (ghedtsood) максимальной тактовой частотой 6, 4 ГГц в. Автобус также можете присоединиться другие процессоры Челл. Имеет два уровня кэш-памяти, и энергопотребление встроенной 64 и 512 kbaiti управления. Работает 128-битный процессор элемент (4 32-битных слов) operandeb (по аналогии SS-E Intel и AMD неимущими в 3D). Многие вопросы могут возникнуть, почему не хватает научных доказательств ujredi.mkatsri 8 процессор, но много проблем для шифрования, архивирования gadakodireba, samganzomilebaniani, анимации и многое другое - это самое лучшее. Intel и AMD также много людей спрашивают, почему я не пошел этим путем.

По сравнению с обычной архитектуры Р C определяется архитектурой:

- Из-за его архитектуры до повышения производительности:

--programul Предоставление ниже, чем P C

- Л inukh используя (попытки IBM) Челл это отставание может быть преодолено были:

- Если серийный выпуск Челл стал экономически конкурентоспособной становится Р С

- Был много известной фирмы у М. у UNG, я npineon, AMD сделать Челл

- Проводится работа Челл оборудовать Р С Я E khpress

Архитектура компьютера для мульти-процессоров занимают важное место. Он состоит из нескольких параллельных процессоров из Соединенных рис 1-6 а), которые разделяют общую память в данном случае это имеет большое значение для узла памяти akvt.rad процессоров, работающих одновременно -Так режим называется " сильная связь" (tightlq tsoupled).

Отношения между процессорами узлов памяти для того, чтобы избежать возможных конфликтов в использовании архитектуры Рисунок 1-6.

Рисунок 1-6

Используется множество способов подключения процессоров с памятью Рисунок 1-6 б).

Рисунок 1-6 б)

Это первый Switched решетка (tsrossbar stsittsh), где каждый процессор соединен с модулем памяти, каждый узел выключатели (tsrosspoint stsittsh), который управляется с помощью aparaturulada возможно. Недостатком узловой коммутации большого числа N 2.

Этот вид альтернативы так называемой Омега-сеть (омега nettsork) намного меньше, чем в предыдущем узловой коммутатор используется в сети, но в процессе теряет stsrapmokmedebas, поскольку каждый запрос проходит через несколько узлов.

Есть попытки создать так называемый третий тип архитектуры При равномерном памяти проникновения (N на U niporm М emorq A Access, NUMA). Каждый процессор связан с памятью то sivrtsed.ak stsrapmokmedeba увеличивается, но трудно программ и данных.

Вот общие многопроцессорные системы памяти считается создать три пути.

Общая виртуальная память в компьютер сначала.ikmneba Архитектурные уровни. Операционная система создает таблицу, в которой перечислены распределение памяти, если процесс требует больше памяти, операционная система ищет и находит свободный столик и бесплатный трансфер адресов памяти (процессора).В нагрузки операционной системы, которая контролирует процесс, который делает использование таблицы Рисунок 1-6). Здесь можно поддержать оборудование.

Во-вторых. Оборудование и операционная система устанавливается при поддержке общей памяти моделируемого общей виртуальной misamartirebit разделенной gverdebat. Получить расширяемую общего с памятью (D istributed shhared M emorq, Д Г M), где каждая страница будет скопирована gatavsebulia один модуль рис 1-6 В). Если работа данных процессоров необходимы, которые он не gaachnoa, системные перерывов, операционная система обнаруживает процессор запрашивает страницу с этого сайта и отправить эти данные в внутренней связи запрашивающего процессора. Эффект таков, что они являются одним из общей памяти процессоров данных.

В-третьих. Здесь память в режиме реального времени системы устанавливается пользователем. Абстрагирование общего с памятью создает progaramirebis язык, это означает, что компилятор памяти продать его. Например, система в режиме реального времени должны участвовать или L модель общего obiektkb О RTSA.

Рисунок 1-6 б)

Это первый Switched решетка (tsrossbar stsittsh), где каждый процессор соединен с модулем памяти, каждый узел выключатели (tsrosspoint stsittsh), который управляется с помощью aparaturulada возможно. Недостатком узловой коммутации большого числа N 2.

Этот вид альтернативы так называемой Омега-сеть (омега nettsork) намного меньше, чем в предыдущем узловой коммутатор используется в сети, но в процессе теряет stsrapmokmedebas потому каждого запроса Рисунок 1-6 минут)

Из-за ряда процессоров для многопроцессорных систем в более чем 256, так что трудно, а иногда невозможно, чтобы избежать конфликта с памятью параллельной работы, которые предпочитают использовать так называемый Multikomputeruli arkitektura.am архитектура процессоров " слабые ссылки" в результатах друг друга и общаются друг с другом в общей шиной (аналогия электронной почте) Рисунок 1-6 с).Because это не возможно, чтобы сформировать двумерный или три вместе во всех multikomputeris мерных табличные структуры или дерева или кольцо. В этом случае, это специальные промежуточные компьютеры. Архитектура, созданные кластеры.

Рисунок 1-6 с)

Рассмотрим gomogenuri multikomputeruli системы, которые, как известно, в сети системы (shqstem ОБЛАСТЬ N ettsorks, у Ан), где узлы создаются в единой сети высокоскоростных, который соединяет и конструктив. Существует автобус архитектура системы или системы с переключением. Архитектура шины используются в обычном F AST E thernet, скорость передачи 100 Мбит / сек.

Коммутирующие multikomputerul маршрутизации информационных систем происходит. Там может быть много sheikmntss топология, который является предпочтительным для квадратного решеткой и гипер куб Рисунок 1-6 F).

Рисунок 1-6 е)

Квадратные решетки arkitkturis нам относительно легко и aghtkmkdia. Hyper Куба трудно. Здесь каждый уголок tsomputers и лица, включая kavshirebs.shesadzlebelia otkh размеров (рис 1-6 F)), и более чем в пять, шесть-мерного архитектура.

Коммутации multikomputerul системы различают процессоры массовым параллелизмом М assivelq Р arallel P rotsessors, МРР) и работа станции кластеров (F chorkstations chlusters O, C O дд).

Системы Gomogenuri multikomputeruli в дополнение к известным gotoregenuri multikomputeruli систем. Здесь можно совместить быстродействующий Несколько кластеров M автобусе. Известный такой сети М qrinet, 64128 процессора.

Очевидно, что многопроцессорные системы трудно, но легко dasaprogramebelia. В то время как multikomputeruli систем легче, но вряд ли dasaprogramebelia. Решение состоит в создании так называемого Gibriduli системы, которые позволяют компьютер, чтобы добавить новый arktektura меньшее беспокойство.

В общей классификации компьютерных процессоров можно представить следующим образом в соответствии с рисунком 1-6 г).

Здесь принято в компьютерной параллельно arkhitekturiani следующей классификации:

Команда у Д Г Я в потоке - поток данных

IMD у команды из потока - поток данных нескольких

MI у D команда потока - поток данных

MIMD несколько команд поток - поток данных нескольких

Вот UMA (U niporm М emorq единообразного применения доступе с памятью

NUMA (N onuniporm М emorq неоднородном применение доступа с памятью (N СН Numa Numa chch- кэш и без напротив)

СОМА (chatshe О NLQ М emorq A Access только с применением кэш-памяти

Процессоры МРР (М assivelq Р Р arallel rotsessor) массовым параллелизмом (IBM S P / 3)

С О Ч - кластеры