Адресація мікросхеми пам’яті

Структура й адресація мікросхеми оперативної пам'яті з організацією 32к.

Комірки пам’яті при адресації розподіляється в рядки й стовпці, тобто кожна комірка пам’яті як адреса має свої рядок і свій стовпець. Як правило, кількість рядків і стовпців однаково (у деяких випадках відзначається у два рази).

Кількість рядків не дорівнює кількості стовпців.

Таким чином кількість рядків у массиві комірок пам’яті становить:

Також, кількість стовпців становить:

Кількість вихідних ДШ_ряд = Кількості рядків = 64

Кількість вихідних ДШ_стовп = Кількості стовпців = 64

Кількість входів дешифратора рядків визначається за рівняння:

Де – кількість входів дешифратора рядків

Кількість входів дешифратора стовпців визначається за рівняння:

A0 – молодший розряд номера адреси рядка.

A5 – старший розряд номера адреси рядка.

А6 – молодший розряд номера адреси стовпця.

А11 – старший розряд номера адреси стовпця.

Для адресації цієї МС знадобиться 12 розрядів адреси (А0 – А11).

Після проведення розрахунків побудуємо структурну схему мікросхеми пам’яті 4к (Рис 4.1).

На рисунку 4.1 зображено:

С – синхронізація;

Ч – читання;

З – запис;

Г – готовність;

ШД – шина данних;

ШУ – шина управління;

ША – шина адресу;

Рисунок 4.1 – Структурна схема мікросхеми пам’яті 4к