Функциональные узлы платы Е2.

Генератор ПУРС (рис. 16).

Данный генератор генерирует на выходе микросхемы А3 знакопеременное напряжение прямоугольной формы.

Генератор состоит: из входного резистора R17, операционного усилителя А3, емкости С9, в положительную обратную связь А3 включен резистор 27 кОм, в отрицательную обратную связь А3 резистор 10 кОм.

При подаче напряжения от БПЭ на неинверсном входе А3 образуется положительное напряжение +0, 4 В, от этого напряжения на выходе А3 образуется положительный потенциал, который по обратным связям А3 поступает на входы А3, на неинверсный +0, 4 В, на инверсный + 1 В. От + 1 В начинает заряжаться верхняя обкладка С9, как только напряжение на инверсном входе А3 по мере заряда емкости превысит + 0, 4 В, на выходе А3 напряжение станет равным около -1 В. Этот отрицательный потенциал по обратным связям А3 поступает на его входы, на неинверсный около -0, 4 В, на инверсном по мере перезарядки емкости С9 напряжение возрастает и при достижении -0, 4 В и более на выходе А3 напряжение поменяется на положительное. Таким образом на выходе А3 генерируется прямоугольное знакопеременное напряжение с длительностью периода, определяющуюся емкостью С9 с частотой 2 – 3 кГц. При положительном потенциале на выходе А3 транзистор V13 запирается, и диод V12 запирается, в точке 47 образуется напряжение -0В, а так как V13 заперт в точке 48 потенциал = -8В.

При отрицательном потенциале на выходе А3 диод V12 открывается, и транзистор V13 открывается. От БПЭ через открытый V13 течет ток, шунтируя R32 и в точке 48 образуется потенциал -0 В, а так как V12 открыт, в точке 47 потенциал = -5В.

Таким образом в точках 47 и 48 поочередно образуется управляющий сигнал, который является несущей частотой для модулирования и демодулирования сигнала Uз в ПУРСе.

Датчик проводимости вентилей (ДПВ) (рис. 17).

Данный датчик предназначен для того, чтобы определить открытое или закрытое состояние тиристоров в тиристорных комплектах, т.е. он контролирует наличие напряжения на выходе КТ.

Работа:

Параллельно силовым тиристорам КТ каждой фазы через токоограничительные резисторы (15кОм + 15кОм + 15кОм) подключены диодные мосты. К тиристору A – V6, B – V5, C – V4, а к диодным мостам подключены светодиоды оптронов. Например: если тиристор А открыт, то его внутреннее сопротивление стремится к 0, а между анодом тиристора и диодным мостом V6 установлено сопротивление 45кОм, поэтому ток течет через открытый тиристор А, а на диодный мост V6 ток не попадает, соответственно на выходе V6 потенциал равен 0, светодиод оптрона V9 не светится, т.е. оптрон – заперт и на базе транзистора V11 установлен отрицательный потенциал, т.е. V11 – заперт и на эммитере V11 выставлено напряжение соответствующее логическому 0, запрещающее УЛ переключение ключей «вперед» и «назад».

Если тиристор А – заперт, его сопротивление стремится к бесконечности, ток от фазы А через резисторы потечет на диодный мост V6. С выхода V6 напряжение будет подано на светодиод оптрона V9, оптрон откроется. После того как будут заперты тиристоры В и С, аналогичным образом откроются оптроны V7 и V8, ток от + оптронов поступит на базу транзистора V11, он откроется и на его эммитере образуется сигнал соответствующий логической 1, разрешающий УЛ переключить ключи «вперед» и «назад».

Устройство логическое (рис. 18).

Устройство логическое выполняет следующие функции:

2) В зависимости от полярности сигнала Uу-нз включает либо ключ «вперед», либо ключ «назад».

3) Обеспечивает переключение ключей, только при отсутствии тока в комплектах тиристорных.

4) Производит переключение ключей, создавая выдержку времени между отключением работающего ключа и вступающего в работу.

5) Обеспечивает переключение транзистора V16 и переключателя характеристик.

6) Формирует сигнал Uр для выдачи импульсов от СИФУ.

Устройство логическое состоит из следующих функциональных узлов:

1) НО – нуль орган;

2) ТЗН – триггер заданного направления с элементами совпадения И-НЕ на его входе на базе микросхемы D1;

3) ТИН – триггер истинного направления с элементами совпадения И-НЕ на его входе на базе микросхемы D2;

4) Элементы совпадения И-НЕ на выходе устройства логического на базе микросхемы D3;

5) Ключ «назад» на базе транзистора V21;

6) Ключ «вперед» на базе транзистора V22;

Данные транзисторы имеют n – p переход и открываются отрицательным потенциалом на их базе, т.е. сигналом логического 0.

Работа УЛ:

От нелинейного звена на вход НО поступает сигнал Uу-нз, например с отрицательной полярностью. Этот сигнал поступает на инверсный вход НО и соответственно преобразуется на выходе НО в сигнал логической 1. Эта 1 поступает на вход элемента совпадения И-НЕ (1 D1) ТЗН, если одновременно от ДПВ на элементы 1D1 и 2D1 поступил сигнал логической 1, разрешающий переключение ТЗН, то ТЗН переключается в следующее состояние: в точке 16 – логическая 1, в точке 17 – логический 0. Эти сигналы с выхода ТЗН поступают на входные элементы совпадения И-НЕ (1D1 и 2D2) ТИН. Если при этом верхняя обкладка конденсатора С8 заряжена логической 1, поступающей так же на входы 1D1 и 2D2, то ТИН переключается в состояние, соответствующее состоянию ТЗН, т.е. в точке 18 – логическая 1, в точке 19 - логический 0. Далее единицы с точек 16 и 18 поступают на вход элемента совпадения И-НЕ 1D3. На выходе 1D3 образуется логический 0, который поступает на базу V21 и он открывается, т.е. включается ключ «назад», одновременно два 0 с точек 17 и 19 поступают на вход 2D3, образуя на выходе 2D3 логическую 1, которая поступает на базу V22 и запирает его, т.е. ключ «вперед» - закрыт. С выхода 1D3 логический 0 поступает на вход 4D3, а с выхода 2D3 логическая 1 поступает на вход 4D3. На выходе 4D3 образуется логическая 1, соответствующая сигналу разрешения Uр для выдачи импульсов от СИФУ, так же эта 1 с выхода 4D3 поступает на вход 3D3, образуя на выходе 3D3 логический 0. Этим 0 мгновенно заряжается верхняя обкладка С8, так же он поступает на входы ТИН, блокируя ТИН от переключений. Одновременно через открытый ключ «назад» и установленный сигнал Uр импульсы от СИФУ попадают на комплект тиристорный «назад», через тиристоры комплекта потечет ток, с ДПВ при этом придет сигнал логического 0 на входы ТЗН, заблокируя ТЗН от переключения.

Идет штатная работа: двигатель вращается назад.

При реверсе устройство ЧПУ снимает сигнал задания отрицательной полярности, соответственно СИФУ прекращает выдачу управляющих импульсов, т.е. тиристоры комплекта тиристорного «назад» закрываются и с ДПВ на вход ТЗН приходит сигнал 1, разрешающий его переключение. При этом полярность сигнала задания поменялась на «+», соответственно на НО пришел сигнал Uу-нз с «+». На выходе НО образовался 0, и ТЗН переключился в состояние: в точке 16 – логический 0, в точке 17 – логическая 1, при этом ТИН остается в прежнем состоянии, соответственно на вход 1D3 приходит 0 и1. На выходе образуется 1 и ключ «назад» V21 закрывается. На вход 2D3 так же приходит 0 и 1 из точек 17 и 19. На выходе 2D3 – логическая 1, ключ «вперед» V22 – заперт, таким образом на вход 4D3 пришли две 1. На выходе образовался 0, т.е. сигнал Uр снялся. Этот 0 поступил на вход 3D3, на выходе образовалась 1 от которой начинает заряжаться верхняя обкладка С8 и в течение 2 – 3 секунд на С8 образуется логическая 1 по мере заряда С8 и ТИН разблокируется. Он переключается в состояние, соответствующее состоянию ТЗН, т.е. в точке 18 – логический 0, в точке 19 – логическая 1, при этом на 1D3 поступают два 0, образуя на выходе 1, которая запрет ключ «назад» - V21, а на 2D3 поступят две 1, образуя на выходе 0, который откроет ключ «вперед» - V22, соответственно на вход 4D3 поступит 0 и 1, на выходе появится сигнал Uр, при открытом ключе «вперед» и сигнале Uр заработает комплект тиристорный «вперед», соответственно ДПВ заблокирует ТЗН от переключения. Одновременно с выхода 4D3 логическая 1 поступит на вход 3D3, образуя на выходе 0, С8 мгновенно разрядится до 0 и ТИН заблокируется от переключений.

Идет штатная работа при включенном ключе «вперед».