Внутренняя структура таймера

Принципиальная схема таймера КР1006 ВИ1 показана на рисунке 2.2.

Резисторная цепочка делителя, которая определяет пороговые значения напряжения, включает в себя пятикилоомные резисторы R7, R8и R9и транзисторы смещения TV9 и TV15 верхнего К2 и нижнего К1 компараторов соответственно. Транзисторы TV1 - TV8 составляют верхний компаратор. Транзисторы TV1 - TV4 используются как основная нагрузка для увеличения коэффициента усиления компаратора. Входные дифференциальные каскады собраны на транзисторах по схеме Дарлингтона, используемые в разработке компаратора, обеспечивают высокое входное сопротивление и низкий входной ток, что допускает широкий диапазон значений внешнего времязадающего резистора, используемого для конкретного применения.

Рис. 2.2 - Принципиальная схема таймера КР1006ВИ1

Два выхода компараторов, взятые от коллекторов транзисторов T2, T12 и T13, питают управляющий триггер, который состоит из T17 и T18. Транзисторы T5 и T19 являются транзисторами смещения для нижнего компаратора и триггера.

Выходной каскад таймера - это универсальная двухтактная схема, состоящая из транзисторов T20 - T23. Она может быть источником или приемником тока в 200 мА при напряжении питания 15 В и может управлять входами ТТЛ - кристаллов с питанием 5 В.

Работу схемы можно объяснить следующим образом. Запускающий входной импульс, величина которого ниже, чем 1/3 Uп, поступивший на базу транзистора T12 (вывод 2), отпирает транзисторы T12 и T13 и вызывает положительный перепад на выходе компаратора на резисторе R6. Это является причиной отпирания транзистора T16, вызывающего снижения потенциала на его коллекторе, что устанавливает фиксацию триггера путем запирания транзистора T17 и открывания T18, которые затем ведут к понижению потенциала коллектора транзистора T18 и, следовательно, к понижению напряжения на выходе триггера. Для такого состояния триггера транзистор T20 и разряжающий транзистор T11 будут выключены и выход (вывод 3) будет иметь высокий потенциал. Это установленное состояние фиксации останется до тех пор, пока схема не будет вновь возвращена в исходное состояние.

Когда напряжение на выводе 6 достигнет верхнего порогового напряжения 2/3Uп, потенциал на выходе T2 повышается и включается транзистор T17. Транзистор T17 снимает питание с базы T18 и, следовательно, запирает его и происходит перебрасывание триггера. Альтернативный способ переброса триггера производится подачей низкого уровня напряжения на вход сброса (вывод 4), который соединен с базой транзистора T10. Это позволяет открыть T10, который в свою очередь запирает транзистор T18 путем устранения питания его базы и изменяет на обратное смещение диода Д1. Независимо от используемого метода вновь установленное состояние выключает транзистор T18 и запирает T20. При этом высоком выходе триггера разряжающий транзистор T11 и выходной токоприемный транзистор T23 оказываются открытыми, а выход находится в своем низком состоянии, которое определяется величиной напряжения коллектор - эмиттер в режиме насыщения транзистора T23.

Таким образом, отметим особенности управления выходным напряжением таймера с помощью сигналов, подаваемых на входы компараторов К1 и К2:

1) Напряжение высокого уровня на выходе таймера устанавливается только в том случае, когда на вход К1 подается напряжение низкого уровня Uк1< U1 (независимо от уровня напряжения на входе К2). После установки на выходе напряжения высокого уровня любое изменение Uк1 не приводит к изменению состояния выходного каскада, если Uк2< U2.

2) Напряжение низкого уровня на выходе таймера устанавливается только в том случае, когда на вход К2 подается напряжение высокого уровня Uк2> U2, а Uк1> U1. После этого любое изменение Uк2 не приводит к изменению состояния выходного каскада, если Uк1> U1.

Так как резисторы R1=R2=R3=5 кОм, пороговые напряжения связаны между собой соотношением U1=0, 5U1.

Значения напряжений Uвх1 и Uвх2 на входах компараторов К1 и К2 в моменты запуска и сброса таймера должны удовлетворять условиям, приведенным в таблице 2.1, где U1 - напряжение срабатывания компаратора К1; U2 - напряжение срабатывания компаратора К2. В этой же таблице представлены уровни напряжения на выходе таймера и состояние транзистора Т11.

Таблица 2.1 - Режимы работы таймера

В процессе работы таймера напряжения на входах его компараторов могут принимать одновременно значения Uвх1> U1и Uвх2< U2.

При таком сочетании напряжений сохраняется предыдущее состояние таймера, которое установилось или после его запуска, или его сброса.

Если в процессе работы таймера на вход блокировки подать напряжение низкого уровня (логический ноль), то таймер переходит в пассивный режим.