Студопедия

Главная страница Случайная страница

Разделы сайта

АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатикаИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханикаОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторикаСоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансыХимияЧерчениеЭкологияЭкономикаЭлектроника






Вопрос №2. Цифровая система СДЦ с обработкой сигналов в частотной области






 

Рассмотрим особенности технической реализации цифровых гребенчатых фильтров подавления, осуществляющих обработку в частотной области.

В ряде случаев бывает целесообразным обрабатывать сигналы в частотной области. Это связано, во-первых, с облегчением задачи синтеза ЦГФП с заданными частотными характеристиками (поскольку сигналы в каждом частотном канале обрабатываются независимо друг от друга) и, во-вторых, с упрощением технической реализации фильтров.

Для перехода в частотную область используется дискретное преобразование Фурье (ДПФ). Для конечного числа N выборок входного сигнала х (n) оно определяется соотношением

, (4.84)

k = 0, N-1, S(k) - комплексная составляющая спектра на k-й частоте.

В общем случае х (n)= х1(n) + j x2(n) (здесь: х1(n), x2(n) - соответственно вещественная и мнимая части сигнала х (n)). Поэтому, обозначая Δ φ =2π /N и учитывая, что еxp(-jα) = соs α - jsin α, алгоритм ДПФ можно представить в виде

. . (4.85)

Модульное значение k-ой спектральной составляющей ДПФ можно представить в виде

. (4.86)

Соотношения (4.85), (4.86) определяют алгоритм работы устройства, обеспечивающего ДПФ входных сигналов в ЦГФП (рис.4.85).

Рис.4.85. Цифровой гребенчатый фильтр подавления, осуществляющий обработку сигналов в частотной области

 

Рассмотрим особенности технической реализации фильтра подобного типа.

Организация ЗУ входных сигналов зависит от быстродействия АУ, осуществляющего операции ДПФ. Если АУ способно обеспечить вычисление S1(k) и S2(k) за период дискретизации ТД, то ЗУ входных сигналов по принципу построения аналогично ЗУ, рассмотренному в выше. Емкость ЗУ при этом составляет 2Тп FД m (N-1) бит. Если же быстродействие АУ недостаточно, то операции по вычислению S1(k) и S2(k) выполняются последовательно и необходимость в ЗУ входных сигналов отпадает (их роль выполняют буферные регистры, запоминающие коды выборки входного сигнала на время ТД).

Устройство, осуществляющее ДПФ, может быть реализовано либо на микропроцессорах, либо на типовых элементах дискретной техники. Микропроцессоры целесообразно использовать в случае параллельного (одновременного) выполнения операций ДПФ над всеми N выборками входных сигналов канала дальности.

Рис.4.86. Устройство вычисления действительной части Si(k)

 

Если по соображениям стоимости и аппаратурных затрат параллельный способ вычисления ДПФ реализовать невозможно, производится последовательное выполнение операций ДПФ по мере поступления выборок входных сигналов.

Устройство, вычисляющее каждую (действительную и мнимую) частей Si(k), в этом случае строится на основе умножителей и накапливающих сумматоров (рис.4.86).

В ПЗУ хранятся значения cos (n k Δ φ) и sin (n k Δ φ). Исходное состояние регистра памяти на Тп- нулевое.

После поступления на вход устройства первой сигнальной выборки x1(0) и x2 (0) в регистре памяти запоминается на Тп число, равное x1(0) cos (0) + x2 (0) sin (0) = x1(0).

После поступления второй выборки на один вход накапливающего сумматора поступает x1(0) из регистра памяти, а на второй

x1(1) cos (k Δ φ) + x2(1) sin (k Δ φ).

Таким образом, за i циклов в накапливающем сумматоре формируется число, равное

Процесс вычисления S1(k) заканчивается после поступления на вход устройства N-й сигнальной выборки, после чего регистр устанавливается в нулевое состояние и начинается процесс вычисления S1(k) для следующих N выборок.

Для реализации устройства, осуществляющего ДПФ, в канале дальности необходимо иметь: 2N накапливающих сумматоров, примерно 3N умножителей и 2Тп.FД.N регистров памяти с разрядностью

m + log2N.

Для обеспечения высокой эффективности работы системы СДЦ необходимо, чтобы число импульсов в пачке удовлетворяло условию М. (3...4) N. В противном случае можно пропустить пачку полезных импульсов и существенно снизить возможности РЛС по селекции малоподвижных целей.

Вычислитель модулей представляет собой устройство, обеспечивающее для каждой пары S1(k) и S2(k) вычисление по формулам

(аналог линейного детектора);

либо

. (аналог квадратичного детектора).

Упрощение его технической реализации обеспечивается использованием алгоритма приближенного вычисления.

В устройстве режекции сигналов ПП осуществляется оценка интенсивности помехи на k-й частоте по сигналам нескольких смежных каналов дальности и деление модуля k-й спектральной составляющей | S(k) | на эту оценку. Подобная операция осуществляется с помощью цифровой ШАРУ.

Функции и структура устройства объединения выходных сигналов зависят от возможности вобуляции Fп в РЛС. Если в процессе облучения цели вобуляция частоты повторения зондирующих импульсов не производится, то выходные сигналы всех каналов устройства режекции ПП сравниваются с порогом и объединяются с помощью схемы ИЛИ.

Порог выбирается из условия обеспечения заданного значения Рлт. Селекция малоподвижных целей в этом случае невозможна.

В случае вобуляции Fп, помимо борьбы со " слепыми" скоростями, появляется возможность селекции малоподвижных целей.

Принцип селекции основан на том, что в случае малоподвижной цели изменение частоты повторения не приводит к существенному изменению частоты пульсаций сигналов на выходе ФД. Поэтому сигнал от такой цели будет находиться в одном и том же частотном канале в отличие от сигнала, отраженного от скоростной цели.

Предельное значение коэффициента подавления ПП в системах СДЦ на основе ДПФ можно оценить по формулам, выведенным при изучении фильтровых и корреляционно-фильтровых систем СДЦ. Для повышения Кпп целесообразно осуществлять предварительное взвешивание пачки из N импульсов. В случае больших N устройство ДПФ цифрового фильтра должно строиться на основе быстрого преобразования Фурье (БПФ). Это реализовано в РЛС 19Ж6.

БПФ представляет собой алгоритм, позволяющий (при параллельной обработке) резко сократить время вычисления ДПФ. Основная идея БПФ состоит в том, что исходная N-точечная последовательность разбивается на две более короткие.

При четном N она разбивается на две N/2-точечные последовательности.

Для вычисления ДПФ каждой из них потребуется (N/2- 1)2 умножений, а для вычисления ДПФ исходной последовательности - примерно 2 (N/2)2 = N2/2 комплексных умножений, т. е. вдвое меньше, чем при прямом вычислении. Эту операцию повторяют, т. е. вычисляют два N/4-точечных ДПФ вместо одного N/2-точечного до тех пор, пока не дойдут до двухточечных ДПФ. На каждом этапе разбиения объем вычислений сокращается примерно вдвое.

Данный алгоритм БПФ называется алгоритмом с прореживанием по времени, поскольку на каждом этапе временная последовательность разделяется на две последовательности меньшей длины (прореживается). Общее число операций при прямом способе вычислений ДПФ составляет примерно N2, а при использовании БПФ - примерно N log2 N.

 

Выводы

В ходе проведенного занятия были рассмотрены учебные вопросы занятия (еще раз их озвучить), учебные цели занятия достигнуты.

 

Задание на самостоятельную подготовку:

1. Изучить и углубить знания материала, рассмотренного на занятии.

2. Отработать в конспекте дополнительный материал по учебным вопросам сегодняшнего группового занятия, изложенный в основной и дополнительной литературе.

 

 

Профессор отдела РЛВ РТВ ВВС

подполковник И. Лютиков

 

 






© 2023 :: MyLektsii.ru :: Мои Лекции
Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав.
Копирование текстов разрешено только с указанием индексируемой ссылки на источник.