Схемы реализации условного программного ввода/вывода

Внешние устройства чаще всего не имеют постоянной готовности к обмену и скоростному вводу/выводу в темпе процессора. Поэтому необходимо удо­стовериться в готовности ВУ, прежде чем начать обмен, т. е. операции вво­да/вывода сопровождаются специальными сигналами готовности, генери­руемыми ВУ и вводимыми в МП.

После операции ввода/вывода сигнал готовности должен быть снят и вы­ставлен снова при новой готовности к обмену. Такой протокол называют обменом с квитированием. Обмен происходит со скоростью, определяемой внешним устройством.

Вариант построения порта ввода с квитированием и " четверкой" управляющих сигналов в интерфейсе (рис. 5.23, с) предусматривает наличие регистра-защелки RG. Под блоком DC понимается схема декодирования адреса (не обязательно состоящая из одного дешифратора). ВУ готовит данные на линиях D7-o и опо­вещает об их наличии сигналом STB, загружающим регистр, и своим задним фронтом, устанавливающим триггер, создавая этим IBF = 1 (IBF, Input Buffer Full). Этим фиксируется готовность ко вводу со стороны порта.

Микропроцессор начинает обращение к порту чтением IBF по адресу, при­своенному буферному каскаду IBF (для определенности принято, что этот адрес соответствует возбуждению нижней выходной линии DC). По стробу IOR на выходе элемента ИЛИ₂ возникает единичный сигнал на линии, от­крывающий буферный каскад, через который сигнал IBF поступает на ли­нию AD₀. Этот сигнал есть бит слова состояния, которое считывается про­цессором. Если значение этого бита 1, то далее осуществляется ввод по ад­ресу порта (здесь этот адрес принят нулевым, и ему соответствует возбужде­ние верхней выходной линии схемы DC). Строб устанавливает логиче­скую 1 на выходе элемента ИЛИ₁, т. е. открывает линейку буферных каска­дов, через которые байт A_7-0 поступает на линии AD_7-0 и далее вводится в процессор. По окончании строба сигнал IBF становится нулевым. Это снимает готовность к обмену до новой загрузки входного буферного регист­ра RG от ВУ с установкой после этого триггера и приведения IBF в состоя­ние логической 1, т. е. в состояние новой готовности к обмену.

В программе описанный процесс ввода отображается следующей процедурой:

IA; IN OFFH; Ввод слова состояния

ANI 01H; Выделение бита

JZ IA; Если IBF = 0, то ждать

IN ООН; Иначе ввод данных

Рис. 5.23. Схемы реализации команд ввода (а) и вывода (б) при условном программном обмене

Условный вывод данных иллюстрируется схемой (рис. 5.23, б). Сначала вво­дится слово состояния с линий AD_7-0, на одной из которых действует сигнал готовности (Output Buffer Full). Данные будут выводиться процес­сором в RG, готовность к выводу выражается в том, что данные регистра уже приняты ВУ. Об этом сигнализирует подтверждение АСК, сбрасываю­щее триггер и дающее после своего окончания = 1 (буфер пуст). Кста­ти, подача на входы вентиля 3 самого сигнала сброса и выхода сбрасывае­мого триггера не дает признаку измениться до окончания импульса АСК. То же применено в схеме (рис. 5.23, а) для сигнала IBF. Появление готовности именно после завершения указанных действий требуется для на­дежной работы схем, проведенных на рис. 5.23.

Из введенного слова состояния выделяется бит OBF (как и ранее командой ANI, т. е. выполнением поразрядной конъюнкции со словом, содержащим единицу только в разряде, принадлежащем ). При = 1 идет об­мен, иначе — переход к циклам ожидания. Появление готовности вызывает запись в RG данных и установку триггера, дающего = 0, как сигнал для ВУ к использованию выводимых данных, после чего ВУ дает сигнал АСК, сбрасывающий триггер и выставляющий сигнал готовности порта к выводу.