Функциональное и структурное построение ПК

Основные понятия

В методических материалах под термином “персональный компьютер” (сокращенно ПК) понимается персональная ЭВМ с системой команд х86, занимающая в около 90 % рынка ЭВМ. Первые 16–разрядные ПК появились в 1981 г., в настоящее же время активно распространяются 64 и 128–разрядные ПК. Но во всех моделях ЭВМ фирмы INTEL строго соблюдается программная преемственность. Это означает что программа, написанная для ЭВМ младшей модели, например IBM PC AT, без каких - либо изменений выполняется на любой старшей модели ЭВМ. Такая совместимость снизу вверх обеспечивается тем что, процессоры, составляющие основу и сердце ЭВМ всех типов, используют одну систему команд языка Ассемблера, хотя структура и архитектура различных моделей процессоров значительно отличаются между собой. В старшие модели ПК лишь добавляются новые команды необходимые для многозадачных и мультимедийных режимов. Таким образом, процессор 8086 может служить базовым процессором для изучения функционирования блоков и устройств ПК всех остальных моделей данного семейства.

Укрупненная блок-схема компьютера классической (фон-Немановской) архитектуры показана на рисунке 1.1. Она состоит из:

а) процессора;

б) каналов связи(внешнего интерфейса);

в) оперативной (или основной) памяти;

г) внешней памяти;

д) устройств ввода–вывода;

ж) прочих внешних устройств.

Процессор основной блок ком­пьютера, по существу, является устройством, выполняющим все функции элементарной вычислительной машины. Центральный процессор— это мозг компьютера. Его задача — выполнять программы, находящиеся в основной памяти. Он вызывает команды из памяти, определяет их тип, а затем выполняет их одну за другой. Компоненты соединены шиной, представляющей собой набор параллельно связанных проводников, по которым передаются адреса, данные и сигналы управления. Шины могут быть внешними (связывающими процессор с памятью и устройствами ввода-вывода) и внутренними (обеспечивающими передачу данных и управляющих сигналов между блоками процессора).

Процессор состоит из:

Ÿ устройства управления, которое синхронизирует и управляет работой процессора и всей вычислительной системы;

Ÿ арифметико-логического устройства, выполняющего логические, арифметические, сдвиговые и прочие операции над целыми данными. Результат вычисления формируется в выходном регистре, откуда он может переместиться в память или в другие регистры процессора для дальнейшей обработки;

Ÿ внутри процессорной памяти, хранящей промежуточ­ные результаты вычислений и некоторые команды управления. Эта память состоит из несколь­ких регистров, выполняющих некоторые общие функции и кроме того, каждый регистр имеет свою специализацию. Чтение и запись данных в регистры происходит на частоте работы процессора, поскольку они территориально расположены на кристалле процессора и принадлежат CPU (Central Processor Unit);

Ÿ устройства преобразования адресов памяти, основная функция котороговычислять адреса операндов и команд, используя для этого различные режимы адресации памяти;

Ÿ интерфейсного блока с микросхемами системной поддержки, обеспечивающего связь процессора с памятью и другими внешними устройствами посредством внешнего интерфейса, системных шин и адаптеров связи. Системные шины состоят из шины данных (ШД), шины адресов (ША), шины управления (ШУ).

Каналы связи(внешнего интерфейса) – служат для сопряжения процессора с его внешними устройствами.

Оперативная (или основная) память— запоминающее устройство, используемое для оперативного хранения данных и программ, а также обмена информацией с другими устройствами ЭВМ.

Внешние устройства обеспечивают эффективное взаимодействие компьютера с окружающей средой: пользователями, объектами управления, другими машинами. В состав внешних устройств обязательно входят внешняя память и устройства ввода-вывода и прочие устройства.

Процессоры архитектуры фон-Неймана выполняют команды последовательно, одну за другой, выбирая их из основной или промежуточной памяти. Для каждой команды реализуются следующие действия:

1. вычисление адреса команды;

2. чтение команды из памяти;

3. дешифрация команды (преобразование во внутренний микро­код CPU);

4. модификация содержимого IP;

5. вычисление адреса операндов;

6. чтение (выборка) операндов из памяти на регистры процессора;

7. исполнение операции над выбранными операндами;

8. запись результата операции в память или регистры процессора.

В результате получается цикл выборки, дешифрации и исполнения команды, который называется базовым циклом работы процессора. Большинство из перечисленных действий выполняются отдельными блоками процессора, самостоятельно или по сигналам устройства управления. Для того чтобы обеспечить опережающее чтение очередной команды из памяти, автоматический инкремент регистра IP, называемого програм­мным счетчиком или указателем команд, на величину равную количеству байт дешифрированной команды, производится сразу после дешифрации поступившей команды.Таким образом, при выполнении очередной команды в IP находится адрес сле­дующей инструкции. При инкременте IP команды последовательно выпол­няются в том порядке, в каком они хранятся в памяти и только при «переходе» или «вызове» подпрограммы в IP загружается значение, указанное в имени вызываемой подпрограммы, и следующая команда выбирается из новой указанной ячейки.

Скорость обработки команд или производительность процессора зависит от двух факторов:

Ÿ скорости дешифрации и выполнения инструкций в вычислительном устройстве процессора;

Ÿ скорости доставки инструкций и операндов из памяти процессору.

Для повышения скорости выполнения инструкций применяют много способов, в том числе:

Ÿ конвейерный способ выполнения команд в процессоре;

Ÿ увеличение ступеней конвейера вычислительного устройства;

Ÿ применяют супер или мультискалярные вычислительные устройства процессоров;

Ÿ увеличение тактовой частоты работы процессоров;

Ÿ увеличение интеграции элементов на кристалле процессора, что сокращает время распространения сигналов в процессоре между блоками и т.д.

Второй фактор увеличивают, также применяя различные ухищрения. Например:

Ÿ применяют иерархическую структуру системы памяти ЭВМ;

Ÿ увеличивают разрядность и количество регистров процессора;

Ÿ физически приближают часть основной памяти (кэш-память) к вычислителю процессора;

Ÿ разбивают основную память на несколько блоков, то есть вводят принцип расслоения памяти;

Ÿ используют различные способы адресации памяти;

Ÿ расширяют шину данных до 128 разрядов;

Ÿ повышают частоту шины и т.д.

Принцип иерархической организации памяти заключается в разумном сочетании основной памяти большого объема на DRAM с относительно небольшой кэш-памятью на SRAM. Метод кэширования памяти очень широко распространен в современных процессорах. Их архитектура подразумевает наличие между процессором и основной памятью промежуточной быстродействующей памяти небольшой емкости, территориально расположенной на кристалле микропроцессора. В ней хранятся те данные и команды, которые процессор должен обработать в ближайшее время.

Конвейерный принцип выполнения команд, основанный на автономности работы каждого блока процессора, подразумевает одновременное выполнение процессором нескольких команд. При конвейеризации, весь процесс выполнения команды разбивается на несколько (от 5 до 25) этапов или ступеней. Каждый этап выполняется отдельными блоками функционирующими по сигналам устройства управления независимо друг от друга. Грубо говоря, пока одна команда выбирает­ся из памяти, то предыдущая дешифрируется, а первая исполняется и т.д. В зависимости от числа ступеней конвейера, в процессоре одновременно выполняются 5 и более команд. Конвейер классического процессора Pentium имеет 5 ступеней, а в Pentium IV команды проходят до 24 ступеней. В зависимости от количества конвейеров, процессоры подразделяются на скалярные, суперскалярные и мультискалярные. Процессоры 8086 относятся к скалярным с расширенным набором выполняемых инструкций (CISC).

Упрощенная структурная схема подобного процессора представлена на рисунке 1.2.

Этот процессор работает согласно указанному выше алгоритму. Преобразователь адресов формирует 20–битный адрес, который обеспечивает прямой доступ к памяти емкостью 1 Мбайт. Информация поступает в процессор по шине данных. Все операнды команд обрабатываются по сигналам устройства управления 16–разрядным АЛУ, которое помещает результат вычислений в РОН или буферный регистр данных. Программно–доступными являются РОН, сегментные регистры, регистр флагов и указатель команд.