Разработка принципиальных схем функциональных блоков проектируемого кодека

Для построения блока кодера КРИ-1/2 (КРИ-1/3 кодера) будем использовать следующие ИМС: КР1533ТМ8, K555ИЕ5, К155ЛИ5.

КР1533ТМ8 – содержит четыре D-триггера. Имеет вход сброса R и вход синхронизации С. Микросхема имеет повышенную нагрузочную способность, т.е. на каждом из выходов поставлены дополнительные инверторы. Установка всех триггеров в состояние Q=0 произойдет, когда на асинхронный вход R подать напряжение низкого уровня – 0. Входы C и D в это время не действуют. Информацию от входов D можно загрузить в триггеры, если на вход R подать напряжение высокого уровня – 1. Тогда при подаче на вход синхронизации С положительного перепада напряжения и предварительно поданного на вход D напряжения высокого или низкого уровня появится на выходе Q высокий или низкий уровень.
К555ИЕ5 – это четырёхразрядный асинхронный счётчик, состоящий 4-х JK-триггеров, образующих два независимых делителя на 2 и на 8. Счётчик имеет два входа R для синхронного сброса (обнуления). Тактовые входы всех триггеров инверсные динамически, поэтому переключение триггеров будет происходить спадом импульса.

К155ЛИ5 представляет собой микросхему, содержащую 2 логических элемента, выполняющих функцию И.

ФПСк (ФПСд) выполнен в виде схем умножения полиномов (многочленов) и реализуется со встроенным сумматором по модулю два и сдвиговым регистром. Содержит микросхемы КР1533ТМ8 и К555ЛП5.

К555ЛП5 – представляет собой сумматор по модулю два. Выходной сигнал элемента соответствует логическому уравнению: Q=A B= . Эти сумматоры служат для формирования проверочной последовательности, а также для создания кодовой последовательности.

Данный ФПСк используется для формирования проверочной последовательности, а также для создания кодовой последовательности.

Для построения блоков АСП и ФСП (декодера) будем использовать триггер КР1533ТМ8 и некоторую совокупность встроенных сумматоров по модулю два (К555ЛП5). Пороговый элемент будем реализовывать на микросхеме К155ЛИ5.

Для построения блока КО необходимо два регистра сдвига (т.к. k₀=2), каждый из которых содержит по 2 ячейки памяти (для этого потребуется 2 триггера КР1533ТМ8), а также микросхема К155ЛИ5, которая выполняет функцию И.

Блок КОИ-2/1 выполнен в виде мультиплексора (КР1533КП2), в котором содержится два адресных входа, управляемых с помощью счетчика микросхемы К555ИЕ5.

КР1533КП2 – это двойной четырехвходовый селектор-мультиплексор, имеющий общие адресные входы выбора S0 и S1. Каждый мультиплексор имеет по четыре информационных входаи собственный вход разрешения Ea(Eb) с активным низким уровнем напряжения, выход прямой. Если на вход Ea(Eb) подать высокий уровень напряжения, то логический уровень на выходе будет низким независимо от сигналов, действующих на информационных и адресных входах. Если на вход Ea(Eb) подать напряжение низкого уровня, то в соответствии с кодом, набранным на адресных входах S0 и S1, разрешается работа только одного информационного входа каждого мультиплексора.

Так как управление мультиплексором осуществляется с помощью входа разрешения E (активный уровень – низкий), то для создания активного уровня на разрешающем входе необходима схема инвертора. В качестве инвертора будем использовать микросхему КР1533ЛН1,

Принципиальные электрические схемы кодера и декодера приведены в приложениях 1 и 2 к курсовому проекту соответственно.