Исследование сумматоров.

Цель работы: Исследование режимов работы микропроцессорной системы. ознакомление с принципом работы сумматоров.

Арифметические сумматоры являются составной частью так называемых арифметико-логических устройств (АЛУ) микропроцессоров (МП). Они используются также для формирования физического адреса ячеек памяти в МП с сегментной организацией памяти. В программе EWB арифметические сумматоры представлены в библиотеке Digital двумя базовыми устройствами, показанными: полусумматором и полным сумматором. Они имеют следующие назначения выводов: А, В — входы слагаемых, ∑ — результат суммирования. Со — выход переноса, Ci — вход переноса. Многоразрядный сумматор создается на базе одного полусумматора и несколько полных сумматоров.

Задание №1. Исследование полусумматора

1) Собрать схему рисунка 6.1.а)

Рис. 11.1. Схемы подключения сумматоров

2) После подключения полусумматора к преобразователю согласно рис. 11.1.а). Двойным щелчком по анализатору открываем диалоговое окно и последовательно нажимаем кнопки: , , в результате получаем таблицу истинности и булево выражение. Определяем, функцию какого элемента он выполняет?

3) Изменяем схему, подключив клемму OUT анализатор к выходу Со полусумматора выполняем действия аналогичные в п.2. Определяем, функцию какого элемента он выполняет?

Задание №2. Исследование полного сумматора

1) Собрать схему рисунка 11.1.б)

2) После подключения сумматора к преобразователю согласно рис. 6.1.б). Двойным щелчком по анализатору открываем диалоговое окно и последовательно нажимаем кнопки: , , в результате получаем таблицу истинности и булево выражение. Определяем, функцию какого элемента он выполняет?

3) Изменяем схему, подключив клемму OUT анализатор к выходу Со сумматора выполняем действия аналогичные в п.2. Определяем, функцию какого элемента он выполняет?

Задание №3. Исследование трѐ хразряного сумматора

1) Собрать схему рисунка 11.2.

Рис. 11.2. Схема трѐ хразрядного сумматора Схема состоит из:

2-х полных сумматоров; полусумматора; генератора слов;

дешифрующего семисегментного индикатора (Dec SSD)

2) Сделайте двойной щелчок по генератору слов и занесите соответствующие коды в левое поле в адреса с 0000 по 0012. Запустите модель в пошаговом режиме (кнопка Step). Генератор слов показан на рис.11.3.

3) Занесите полученные на табло результаты в таблицу истинности

Рис. 11.3. Генератор кода

Исследование цифровых компараторов и устройств чѐ тности.

Цель работы: ознакомление с принципом работы компаратора и устройств чѐ тности.

Цифровые компараторы (от английского compare — сравнивать) выполняют сравнение двух чисел А, В одинаковой разрядности, заданных в двоичном или двоично-десятичном коде. В зависимости от схемного исполнения компараторы могут определять равенство А=В или неравенства А< В, А> В. Результат сравнения отображается в виде логического сигнала на одноименных выходах.

Операция контроля четности двоичных чисел позволяет повысить надежность передачи и обработки информации. Ее сущность заключается в суммировании по модулю 2 всех разрядов с целью выяснения четности числа, что позволяет выявить наиболее вероятную ошибку в одном из разрядов двоичной последовательности.

Обнаружение ошибок путем введения дополнительного бита четности происходит следующим образом. На передающей стороне передаваемый код анализируется и дополняется контрольным битом до четного или нечетного числа единиц в суммарном коде. Соответственно суммарный код называется четным или нечетным. В случае нечетного кода дополнительный бит формируется таким образом, чтобы сумма всех единиц в передаваемом коде, включая контрольный бит, была нечетной. При контроле четности все, естественно, наоборот.

Задание №1. Исследование цифрового компаратора

1) Собрать схему, показанную на рисунке 11.4

Рисуноке 11.4. Схема одноразрядного цифрового компаратора

Компаратор состоит из двух элементов НЕ, четырех элементов И и одного элемента ИЛИ-НЕ.

Для исследования компаратора к нему подключен логический преобразователь.

2) Подсоединяя клемму логического преобразователя OUT к каждому выходу компаратора, получить таблицу истинности и булево выражение для каждого режима работы компаратора.

Задание №2. Исследование устройства чѐ тности

1) Занесите схему, показанную на рис. 11.5

Рисунок 11.5. Схема включения ИМС 74280

ИМС 74280 имеет 9 входов (A, B...I) и два выхода (EVEN, ODD), один из которых — инверсный. Вход I используется для управления видом контроля (0 — контроль четности, 1 — контроль нечетности) и управляется переключателем Z (управляется с клавиатуры одноименной клавишей). Вывод NC — not connection — пустой, т.е. внутри ИМС к нему ничего не подключено.

2) Проверить правильность функционирования схемы с помощью генератора слова, при этом тип контроля (четности или нечетности) выбирается переключателем Z; на входы рассматриваемого устройства подаются различные двоичные комбинации; состояние выходов ИМС контролируется подключенными к ним светоиндикаторами (логическими пробниками). Результаты занести в таблицу (минимум 4 значения):

Тема работы: Исследование триггеров.

Цель работы: ознакомление с принципом работы триггеров.

Для проведения исследования триггерных схем уже нельзя использовать логический преобразователь, поскольку триггер является элементом памяти.

Задание №1. Получение таблиц истинности триггеров

1) Создайте схему, показанную на рисунке 11.6.

Рис. 11.6 - Схема для исследования RS-триггера

В схеме к входам триггера подключен генератор слова и светодиодные индикаторы к выходам.

2) Получить таблицу истинности триггера, подавая на входы различные комбинации (минимум их 6). Двойным щелчком по генератору слов открыть диалоговое окно и занести необходимые слова. Установите адрес начала (Initial) в 0000 и адрес конца (Final) в 0005(для 6 вариантов) Работать с генератором слов нужно в пошаговом режиме (кнопка STEP). Результаты занести в таблицу:

Задание №2. Построение диаграмм

1) Собрать схему, показанную на рисунке 11.7.

Рис. 11.7. Схема включения RS-триггера

В схеме используется генератор слов (Word Generator) и логический анализатор (Logig Analyzer)

2) Двойным щелчком по генератору слов откройте диалоговое окно и задайте 16 слов, как показано на рис. 11.7. Установите адрес начала (Initial) в 0000, а адрес конца (Final) в 000F. Щелкните по кнопке Burst, что подаст на входы триггера последовательно все 16 слов.

Рис. 11.7. Диалоговое окно генератора слов

3) Откройте двойным щелчком логический анализатор. Убедитесь в правильности получения результатов.

Тема работы: Исследование счѐ тчиков.

Цель работы: ознакомление с принципом работы счѐ тчика.

Счетчик - устройство для подсчета числа входных импульсов. Число, представляемое состоянием его выходов по фронту каждого входного импульса, изменяется на единицу. Счетчик можно реализовать на нескольких триггерах. В суммирующих счетчиках каждый входной импульс увеличивает число на его выходе на единицу, в вычитающих счетчиках каждый входной импульс уменьшает это число на единицу.

Задание №1 Исследование счѐ тчиков

1) Собрать схему, показанную на рисунке 11.8.

Рисунок 11.8 - Схема трѐ хразрядного суммирующего счѐ тчика

2) Дважды щѐ лкните по источнику импульсов и установите частоту 1 Гц, закройте диалоговое окно.

3) Понаблюдайте за изменением индикатора.

4) Выключите схему и отредактируйте еѐ, чтобы получить вычитающий счѐ тчик.

Вычитающий счѐ тчик можно получить двумя способами:

а) Считывать выходные сигналы счетчика не с прямых, а с инверсных выходов триггеров;

б) Изменить структуру связей в счетчике: подавать на счетный вход следующего триггера сигнал не с инверсного, а с прямого выхода предыдущего.

5) Подсоедините вместо семисегментного индикатора логический анализатор, как показано на рисунке 11.9.

6) Дважды щѐ лкните по источнику импульсов и установите частоту 2

КГц.

7) Двойным щелчком по анализатору откройте диаграммы и запустите

схему. Через несколько секунд остановите работу схемы.

8) Зарисуйте и проанализируйте диаграммы суммирующего и вычитающего счѐ тчиков.

Рис. 11.9. Схема счетчика для анализа диаграмм

Задание №2. Изучение работы делителя частоты

Счетчик должен иметь 5 состояний, которые в простейшем случае образуют последовательность: {О, 1, 2, 3, 4}. Циклическое повторение этой последовательности означает, что коэффициент деления счетчика равен 5.

Схема такого счѐ тчика изображена на рисунке 11.10

Рис. 11.10. Схема счѐ тчика с коэффициентом деления 5

1) Нарисуйте схему рисунка 11.3.

2) Сделайте двойной щелчок на источнике импульсов и установите частоту 1 Гц.

3) Включите схему и понаблюдайте за индикатором.

Тема работы: Исследование регистров.

Цель работы: ознакомление с принципом работы регистра.

Основное назначение регистров — хранение и преобразование многоразрядных двоичных чисел. Выдача информации к внешним устройствам характеризует операцию вывода или считывания. Запись информации в регистр не требует его предварительного обнуления. Все регистры в зависимости от функциональных свойств подразделяются на две категории — накопительные (регистры памяти, хранения) и сдвигающие. В свою очередь, сдвигающие регистры делятся по способу ввода и вывода информации на параллельные, последовательные и комбинированные (параллельно-последовательные и последовательно-параллельные), по направлению передачи (сдвига) информации — на однонаправленные и реверсивные.

Задание №1. Исследование регистра хранения

1) Нарисовать схему, изображѐ нную на рисунке 11.11.

Рис. 11.11. Схема включения регистра 74173

К155ИР15 — четырехразрядный регистр. Он имеет выходы 1Q...4Q с третьим Z-состоянием (при сигнале 1 на выводах G2, G1), а его входы 1D...4D снабжены логическими элементами разрешения записи путем подачи логического 0 на входы М, N (в EWB ошибочно показаны прямыми). Используется регистр как четырехразрядный источник кода, способный обслуживать непосредственно шину данных цифровой системы.

2) Дважды щѐ лкните по генератору слов и занесите в него информацию с адреса 0000 по 0009, показанную в таблице 11.11

3) Запустите схему в пошаговом режиме (кнопка Step) и запишите показания индикатора в таблицу 11.11.

4) Проанализируйте полученные данные.