Phenom X4

Процессор Phenom анонсирован 19 ноября 2007 г. Кодовое название процессора- Agena, выпускается по 65-нм техпроцессу. В то время как микропроцессоры семейства Core 2 Quad, выпускаемые по 65-нм и 45-нм технологиям, представляют собой склейку пары двухъядерных CPU, выполненную в одном процессорном корпусе, Phenom является полноценным четырёхъядерным решением. Кристалл этого процессора (производимый в настоящее время по 65-нм техпроцессу) содержит сразу четыре ядра. Такой подход AMD к конструированию многоядерного CPU позволил инженерам реализовать функциональные блоки, общие для всех четырёх ядер. Такими блоками, присутствующими в Phenom в единичном количестве, являются: контроллер шины HyperTransport, по которой осуществляется передача данных от процессора к чипсету, контроллер памяти DDR2 и кэш третьего уровня. Разделяемый между ядрами кэш третьего уровня AMD применяет в своих процессорах впервые. Его объём составляет 2 Мбайта. Пропускная способность этого кэша по сравнению со скоростью подсистемы памяти не так уж и велика, однако он обладает достаточно низкой латентностью. Кроме того, его наличие позволяет существенно ускорить обмен данными между процессорными ядрами, не нагружая при этом шину памяти: именно в этом и состоит его основное предназначение.

Линейка выпускаемых процессоров Phenom

Ожидаемые вскоре процессоры

Основные усовершенствования архитектуры в процессорах Phenom:

· Расширенная шина данных между исполнительными устройствами и L1 кэшем процессора, а также между L1 и L2 кэшами. Ширина шины между кэш-памятью первого и второго уровня у Phenom увеличилась до 128 бит в каждую сторону, а сам процессор стал способен выполнять по две 128-битные загрузки данных из L1 кэша за такт.

· Усовершенствованная предварительная выборка данных. Процессоры Phenom получили возможность прямой выборки данных в L1 кэш, без увеличивающей латентность загрузки данных в кэш второго уровня. Кроме того, блок предварительной выборки новых процессоров научился распознавать и упреждающе обрабатывать последовательные загрузки данных, выполняемые с постоянным смещением.

· 32-байтовая выборка инструкций. Загрузка кода в декодер Phenom выполняется не 16-байтными, а 32-байтными блоками, что в конечном итоге позволяет уменьшить простои исполнительных устройств процессора.

· Улучшенное предсказание переходов. Процессоры с обновлённой микроархитектурой стали правильно обрабатывать косвенные переходы, что в целом значительно увеличило вероятность правильных предсказаний переходов в программах, написанных с использованием объектно-ориентированных языков и современных компиляторов.

· Спекулятивная внеочередная загрузка данных. Подобно процессорам с микроархитектурой Core, Phenom может обрабатывать операции загрузки неопределённых данных вперёд других операций, способных изменить эти данные.

· Новый механизм Sideband Stack Optimizer, позволяющий уменьшить накладные расходы при работе со стеком за счёт независимого мониторинга состояния регистра ESP.

· Реализация 128-битных устройств с плавающей точкой (против 64-битных устройств в процессорах Athlon 64), благодаря которым каждое из ядер Phenom может выполнять до четырёх FPU инструкций с двойной точностью за такт, а большинство 128-битных SSE операций способно обрабатываться за один такт. Кроме того, в новых процессорах добавлена поддержка новых SSE команд из набора SSE4A. Впрочем, SSE4A не совместим с набором SSE4.1, поддерживаемым в новых 45-нм процессорах Intel.

· Улучшение работы технологии виртуализации, благодаря чему достигается ускорение работы приложений, исполняемых в виртуальных машинах.