Быстродействующие логические ИС на основе арсенида галлия

Основными преимуществами логических схем на основе GaAs по сравнению со схемами на кремнии являются более высокое быстродействие и меньшая динамическая мощность потребления, обусловленная большей в 5…6 раз подвижностью электронов при комнатной температуре, а также наличием полуизолирующих подложек. Полуизолирующая подложка обеспечивает изоляцию между компонентами схем с малой паразитной емкостью по сравнению с изоляцией p-n переходом в кремниевых схемах. Однако технология кремния на диэлектрике (КНД), в частности, на сапфире (КНС), также обеспечивает малую паразитную емкость, так что принципиальное преимущество GaAs перед Si заключается только в большей подвижности электронов и меньшей величине критического поля, при котором наступает насыщение дрейфовой скорости электронов. Это преимущество по быстродействию (в 5…6 раз) теряется при насыщении дрейфовой скорости, так как в этом случае она только в 2 раза выше, чем в кремнии. Тем не менее существует несколько причин, объясняющих, почему подвижность в поле малой напряженности является решающим фактором для быстродействующих БИС и СБИС.

Во-первых, при переключении инвертора переходные процессы (нарастание и спад напряжения логического сигнала) происходят при напряженностях ниже критического значения, то есть инерционность определяется не максимальной дрейфовой скоростью, а подвижностью как для кремниевых, так и для арсенид галлиевых схем.

Вторая особенность заключается в значительно меньшем напряжении питания быстродействующих элементов на GaAs по сравнению с кремниевыми. Для достижения максимальной скорости дрейфа электронов напряжение источника питания кремниевых полевых транзисторов должно быть на уровне В, при см. Для арсенид-галлиевых транзисторов с такой же длиной канала эта скорость обеспечивается при значительно меньшем напряжении В ( В/см).

Динамическая мощность потерь пропорциональна квадрату напряжения (10.35), и для схем на основе GaAs она на полтора порядка ниже, чем для кремниевых.

Рисунок 10.89 - Зависимость времени задержки от мощности рассеяния микросхем на GaAs и Si [18]

По этим причинам, а также благодаря созданию зрелой планарной технологии изготовления БИС и СБИС с многократной локальной ионной имплантацией и «взрывной» фотолитографии, не уступающей по разрешению (плотности упаковки) кремниевой технологии, арсенид-галлиевые логические схемы доминируют в системах сверхвысокого быстродействия в диапазоне частот выше 1 ГГц. Сравнительные зависимости времени задержки от мощности рассеяния логических БИС на основе арсенида галлия и кремния приведены на рисунке 10.89 [18].

В качестве инверторов логических схем на GaAs используются три основные модификации: инвертор с непосредственной связью с нагрузкой D-типа (активный транзистор Е-типа, нормально разомкнутый); инвертор на ПТШ, работающий в режиме обеднения со сдвигом уровня, и входными диодами Шоттки; инвертор на нормально разомкнутом ПТШ с туннельным диодом в качестве нагрузки (рисунок 10.90). Кроме этого имеются схемы с резисторными нагрузками, использующими буферные каскады на истоковых повторителях, и инверторы на квазикомплементарых транзисторах для увеличения нагрузочной способности по входу и выходу.

а) б) в)

Рисунок 10.90 - Типы инверторов логических схем на основе GaAs

Схема первого типа инвертора (рисунок 10.91) содержит входной активный транзистор VT_а (нормально закрытый) и нагрузочный пассивный транзистор VT _п (нормально открытый). Нагрузкой служат несколько аналогичных инверторов, которые в статическом режиме могут быть заменены эквивалентной схемой, содержащей диод Шоттки VD и резистор R _И . Диод соответствует переходу металл-полупроводник между затвором и каналом входных транзисторов нагрузок, резистор R _И учитывает сопротивления истока этих транзисторов. Типовые значения пороговых напряжений активного транзистора В, пассивного В. Напряжение источника питания В [1].

Рисунок 10.91 - Инвертор на ПТШ с эквивалентной нагрузкой

Передаточная характеристика инвертора с нагрузкой показана на рисунке 10.92, а. На рисунке 10.92, б представлены стоковые характеристики активного транзистора (I_Cа) при , пассивного (I _Cп) и входная характеристика (I _Зн) нагрузочного инвертора.

При транзистор VT_а закрыт, его ток стока равен нулю, а напряжение на выходе инвертора соответствует напряжению высокого уровня U ¹. Этот уровень определяется точкой 1 пересечения характеристик I _Cп и I _Зн, то есть где U_БШ – прямое напряжение на затворе (переходе металл-полупроводник). Поскольку входное напряжение нагрузочного инвертора (кривая I _Зн) слабо зависит от тока, уровень U ¹ мало изменяется при изменении тока I _Cп пассивного транзистора. В рассматриваемом случае В. Увеличение напряжения питания приводит к сдвигу характеристики пассивного транзистора вдоль оси напряжений (штриховая линия на рисунке 10.92, б), однако уровень U ¹ повышается незначительно. Напряжение U ¹ снижается при увеличении числа нагрузок n, так как их суммарное входное сопротивление тем меньше, чем больше n. При повышении температуры входная характеристика I _Зн смещается влево вдоль оси напряжений (температурный коэффициент напряжения около –1 мВ/°С), поэтому уровень U ¹ понижается.

Инвертор на ПТШ с D-нагрузкой является инвертором отношений, как и рассмотренный ранее МДП инвертор с D-нагрузкой. Пороговое напряжение передаточной характеристики оценивается аналогично (10.31)

, . (10.51)

Для симметризации передаточной характеристики коэффициент инвертора b_R должен удовлетворять условию:

. (10.52)

Рисунок 10.92 - Передаточная характеристика (а) и выходные характеристики (б) инвертора на ПТШ с D-нагрузкой

При активный транзистор открыт, его стоковая характеристика (кривая I_Cа) пересекается с характеристикой пассивного транзистора в точке О, определяющей напряжение низкого уровня U ⁰. В этом состоянии во входной цепи активного транзистора протекает ток I _Cп, задаваемый пассивным транзистором предыдущего инвертора. Этот ток создает падение напряжения на сопротивлении R _И активного транзистора, поэтому для его стоковой характеристики при I_Cа = 0.

Напряжение низкого уровня определяется из выражения (10.32) с учетом дополнительного падения напряжения за счет протекания входного тока (в МДП-инверторе входной ток равен нулю):

. (10.53)

В рассматриваемом случае В. Это напряжение, как и для инвертора на n- канальных МДП-транзисторах, тем ниже, чем меньше ток I _Cп(0) и внутреннее сопро-тивление активного транзистора в крутой области. Уровень U ⁰ снижается при уменьшении длины затвора активного транзистора и увеличении ширины его канала и подвижности электронов.

Точки единичного усиления А и Б на передаточной характеристике (K_U = 1) (см. рисунок 10.92, а) определяют соответственно напряжения и . Разность тем меньше, чем выше крутизна активного транзистора и ниже ток I _Cп. Зная напряжения U ⁰, U ¹ и пороги переключения, можно вычислить помехоустойчивость.

Помехоустойчивость рассматриваемого инвертора ниже, чем для аналогичного инвертора на n- канальных МДП-транзисторах, так как напряжения и значительно меньше и не могут быть повышены за счет увеличения U _и.п.

Помехоустойчивость инвертора зависит от пороговых напряжений обоих транзисторов, она особенно чувствительна к изменению U_пор.а . При уменьшении U_пор.а передаточная характеристика смещается влево вдоль оси напряжений, что приводит к снижению и . При увеличении U_пор.а возрастает U_инв и и снижается (10.51).

Токи, потребляемые инвертором от источника питания, в обоих состояниях (точки 0 и 1 на рисунке 10.92, б) приблизительно одинаковы и равны I _Cп . Поэтому средняя потребляемая мощность

. (10.54)

Минимальное напряжение U _и.п ограничено, так как уменьшается помехоустойчивость и увеличивается средняя задержка. Оптимальное напряжение питания, обеспечивающее наименьшую потребляемую мощность, , где В – равновесная высота потенциального барьера перехода затвор-канал. Минимальный ток I _Cп ограничен снижением быстродействия, максимальный ток I _Cп – повышением напряжения U ⁰ и потребляемой мощности.

Средняя задержка, как и в инверторе на n- канальных МДП-транзисторах, определяется временем перезарядки нагрузочного конденсатора С_Н (см. рисунок 10.91). Поскольку ток разряда конденсатора протекает через активный транзистор, а ток заряда – через пассивный, с учетом того, что , получаем . Ток заряда I _Cп (см. рисунок 10.92, б) – практически постоянный. Для случая генератора тока можно показать [1]:

. (10.55)

Работа переключения с учетом (10.54) и (10.55)

, (10.56)

где

; (10.57)

– усредненная емкость затвор-исток активного транзистора, – средняя емкость проводника. Емкость сток-подложка вследствие высокого удельного сопротивления последней значительно меньше, и ее можно не учитывать. Удельная емкость затвор-исток в диапазоне изменения напряжения U_ЗИ = 0…0, 6 В составляет 0, 8…1 фФ/мкм². Проводники, расположенные на диэлектрике, нанесенном на полуизолирующую подложку, имеют низкую удельную емкость 0, 03…0, 04 фФ/мкм². Полагая мВт и В, из (10.54) получаем мА. Для мкм, мкм фФ, а при мкм² фФ, то есть фФ. Для из (10.55) следует пс, а из (10.56) – фДж.

Средняя задержка значительно ниже, чем в аналогичном инверторе на n- канальных МДП-транзисторах (см. рисунок 10.89), при одинаковых потребляемой мощности и длине затвора (канала). Это объясняется большей крутизной и меньшими емкостями , и С _Сп, а также напряжением U_Л. Так как подвижность электронов в канале арсенид-галлиевого МЕП-транзистора выше, чем кремниевого МДП-транзистора, то при одних и тех же значениях U _и.п , I _Cп(0), (то есть P_ср) и U ⁰ ширина канала и емкость МЕП-транзистора будут меньше (по крайней мере, в 5 раз).

На основе инверторов на ПТШ, работающих в режиме обогащения, с D-нагрузкой реализуются базовые логические элементы (рисунок 10.93). На этом рисунке приведены условные обозначения логических элементов НЕ, И-НЕ, ИЛИ-НЕ и другие, которые часто используются в технической литературе [18].

Рисунок 10.93 - Схемы и условные обозначения логических элементов на ПТ с обогащением-обеднением: а – инвертор; б – элемент И-НЕ с двухзатворным ПТШ на входе; в – элемент ИЛИ-НЕ с двумя входами; г – проводной ИЛИ-И-НЕ элемент с двухзатворными ПТШ; д – элемент ИЛИ-НЕ многовходовый; е – выходной формирователь

Схема инвертора, содержащая дополнительную цепь сдвига уровня напряжения (металл–полупроводниковый диод VD и транзистор VT _п2), представлена на рисунке 10.94. Основное преимущество этого инвертора по сравнению с рассмотренным выше (см. рисунок 10.91) – бó льшая помехоустойчивость и меньшая зависимость последней от технологического разброса пороговых напряжений транзисторов, что достигается усложнением схемы, увеличением ее площади на кристалле и использованием второго источника питания – U _и.п2. В схеме применяются только нормально открытые транзисторы: (например, В, В). Номинальные напряжения источников питания В, В. Ток насыщения транзистора VT _п2 выбирается приблизительно в 5…10 раз меньше, чем транзистора VT _п1, который, в свою очередь, в несколько (5…6) раз меньше тока насыщения активного транзистора. Прямое напряжение на диоде при протекании тока I _нас.п2 около 0, 7 В (при температуре 25º С). Входная цепь определяет зависимость напряжения U_ЗИ активного транзистора от входного напряжения: . Эта зависимость почти линейная, так как .

Рисунок 10.94 - Инвертор на ПТШ Рисунок 10.95 - Инвертор на нормально

в режиме обеднения закрытых ПТШ

При напряжение В (меньше U_пор.а), поэтому активный транзис-тор закрыт. Ток пассивного транзистора VT _п1 течет во входные цепи n аналогичных схем-нагрузок. Поскольку ширина канала , то при n = 1…4 падение напряжения на транзисторе VT _п1 невелико, а . Следовательно, в отличие от рассмот-ренного выше инвертора (см. рисунок 10.91) здесь напряжение высокого уровня (при ) не ограничивается входной характеристикой активного транзистора в схемах-нагрузках, так как при В напряжение В < U_ЗИ.вкл , то есть ток затвора этого транзистора очень мал.

При В активный транзистор открыт, а напряжение низкого уровня U ⁰ на выходе инвертора, как и в инверторе на рисунке 10.91, определяется точкой пересечения стоковых характеристик активного транзистора и транзистора нагрузки VT _п1. Однако в отличие от инвертора первого типа величина низкого уровня U ⁰ будет ниже, так как в инверторе второго типа отсутствуют входные токи. Таким образом, использование цепи смещения позволяет уменьшить U ⁰, увеличить U ¹, а следовательно, логический размах U _Л и помехоустойчивость.

Средняя потребляемая статическая мощность определяется как:

. (10.58)

Основной вклад вносит первое слагаемое, так как I _нас.п1 > > I _нас.п2.

Длительность переходных процессов складывается из времен перезарядки емкости затвор–исток C_ЗИ активного транзистора и нагрузочной емкости. Для уменьшения времени перезарядки емкости C_ЗИ увеличивают площадь диода смещения (она приблизительно в 10 раз больше площади затвора активного транзистора) и его емкость C _д. При этом емкость диода уменьшает время переключения в переходном процессе. Изменение напряжение затвор–исток при скачкообразном изменении входного напряжения . При изменение входного напряжения полностью передается на затвор активного транзистора.

Логические схемы на нормально закрытых ПТШ были разработаны для достижения более широкого допуска на флуктуацию порогового напряжения без ухудшения характеристик инвертора. Инвертор (рисунок 10.95) будет работать в широком диапазоне порогового напряжения, от –0, 4 до +0, 1 В. Типичное среднее квадратическое отклонение выходного напряжения , при котором осуществляется переключение, составляет 68 мВ при среднем значении порогового напряжения 224 мВ. Этот результат достигнут путем использования цепи сдвига уровня на диоде. Однако инвертор работает в режиме сильной перегрузки В и потому рассеивает значительную мощность. Ее характеристики немного хуже, чем у микросхем на ПТШ и ДШ. В отличие от цепей сдвига уровня в логических элементах на ПТШ и ДШ логические элементы на нормально закрытых ПТ не требуют второго источника питания с отрицательным напряжением.

Логические элементы со сдвигом уровня применяются в случае большой флуктуации параметров элементов, обусловленной несовершенством технологического процесса. Типовые схемы логических базовых элементов на инверторах со сдвигом уровня и диодах Шоттки приведены на рисунке 10.96.

Рисунок 10.96 - Типовые схемы логических вентилей на диодах Шоттки и полевых транзисторах; все полевые транзисторы в режиме обеднения; незачерненные диоды – быстродействующие переключающие диоды Шоттки малой площади, зачерненные диоды – диоды сдвига уровня большой площади с большой емкостью: а – ИЛИ-НЕ; б – ИЛИ и И-НЕ

Инвертор с нагрузкой в виде туннельного диода (рисунок 10.90, в) работает при напряжении источника питания, соответствующего U _min туннельного диода на основе GaAs, то есть порядка 0, 5 В. Статическая мощность рассеяния в этой ячейке определяется открытым состоянием инвертора (рисунок 10.97) и имеет малую величину:

. (10.59)

а) б)

Рисунок 10.97 - Вольт-амперные характеристики полевого транзистора в режиме обогащения для пяти значений напряжения затвора и нагрузочная кривая туннельного диода; схема (полевой транзистор и туннельный диод), которая может работать как инвертор или как ячейка памяти (а); передаточная характеристика инвертора (б)

Туннельный диод вносит сравнительно большую емкость, которая увеличивает емкость узла С _вых. При достижении коэффициента качества туннельного диода мА/нФ времена нарастания и спада логического сигнала не превышают 100 пс. Относительно большая емкость туннельного диода обеспечивает нечувствительность такого инвертора к увеличению емкости выходного узла из-за входных емкостей нагрузок. Таким образом, в то время как схема с туннельным диодом является менее быстродействующей, чем с D-нагрузкой при коэффициенте разветвления, равном единице, но она будет более быстродействующей, чем другие схемы при большом коэффициенте разветвления К_раз без использования буферного каскада. Максимальный ток туннельного диода должен поддерживаться ниже тока транзистора при , в противном случае инвертор преобразуется в элемент памяти с двумя устойчивыми состояниями при одном и том же входном сигнале ( В, рисунок 10.97, а). Нагрузка с отрицательным дифференциальным сопротивлением приводит к передаточной характеристике инвертора с гистерезисом (рисунок 10.97, б). Ширина петли гистерезиса определяется разностью напряжений U _max и U _min туннельного диода и зависит от степени легирования баз n⁺-p⁺ этого диода. Такой вид передаточной характеристики обеспечивает высокий уровень помехоустойчивости инвертора (рисунок 10.97, б):

; .

Регенеративный процесс переключения туннельного диода улучшает функцию воспроизведения (формирования) логического сигнала, что обеспечивает повышенную нагрузочную способность инвертора.

История развития твердотельной электроники на основе арсенида галлия подтверждает доминирующую роль технологии в процессе становления тех или иных направлений микроэлектроники. Несмотря на давно известные преимущества физических характеристик полупроводников типа А₃В₅ по сравнению с кремнием реализация этих преимуществ была осуществлена (в области БИС и СБИС) лишь в 90-х годах ХХ века. Для удовлетворения требований БИС по высокому проценту выхода годных структур, высокой плотности упаковки и малой мощности потребления были разработаны специальные методы реализации планарной технологии на основе GaAs, которая объединила процессы получения улучшенных планарных элементов (самосовмещение) изготовления БИС, включая многократную локальную ионную имплантацию, «взрывную» фотолитографию с подслоем диэлектрика с большим разрешением, плазменное травление, ионное травление и реактивное ионное травление.

В качестве примера на рисунке 10.98 отражена последовательность основных операций изготовления GaAs планарных ИС на ПТШ с диодами Шоттки.

Дальнейшее повышение быстро-действия БИС и СБИС на основе арсенида галлия связывают с использованием гетеро-структурных полевых транзисторов (раздел 9.4.). При этом возрастет роль инерционности межэлементных связей, которая может быть преодолена введением оптических каналов передачи в виде микро-волоконных элементов и фото-электрических преобразователей.

Рисунок 10.98 - последовательность изготовления GaAs планарной логической ИС на ПТШ с ДШ: а – напыление изолятора и формирование маски для n^–- имплантации; б – n⁺- имплантация; в – герметизация и отжиг; г – металлизация омического контакта; д – формирование барьера Шоттки и металлизации соединений; е – второй слой металлизации

Контрольные вопросы

1. Назовите основные логические элементы булевой алгебры.

2. Перечислите основные параметры передаточной характеристики инвертора.

3. Как определяется средняя задержка инвертора с помощью кольцевого генератора?

4. Почему инвертор на переключателе тока более быстродействующий, чем транзисторный ключ с резистивной нагрузкой?

5. Нарисуйте схему 3И-НЕ диодно-транзисторной логики. Поясните ее работу.

6. Назначение многоэмиттерного транзистора в базовом элементе ТТЛ логики.

7. С какой целью в ТТЛ элемент встраивают дополнительный усилительный каскад или сложный инвертор?

8. Для чего необходимы логические элементы с тремя состояниями?

9. Для каких целей используются ТТЛ схемы с открытым коллектором?

10. Нарисуйте схему базового элемента ЭСЛ. Поясните ее работу.

11. Почему схемы ЭСЛ имеют большее быстродействие, чем ТТЛ схемы?

12. Укажите особенности режима работы элементов малосигнальной эмиттерно-связанной логики (МЭСЛ).

13. Нарисуйте передаточную характеристику ЭСЛ элемента с выходными эмиттерными повторителями.

14. Почему в схемотехнике на базе ЭСЛ в качестве «земли» используется положительный вывод источника питания?

15. Почему функциональные возможности ЭСЛ логики выше, чем ТТЛ логики?

16. Почему интегральная инжекционная логика И²Л обеспечивает значительно большую плотность упаковки по сравнению с ТТЛ и ЭСЛ схемами?

17. Нарисуйте схему базового элемента И²Л и поясните ее работу.

18. Какими факторами определяется логический размах И²Л инвертора?

19. В чем заключается основное условие работоспособности И²Л элемента?

20. Нарисуйте передаточную характеристику И²Л инвертора и определите помехо-устойчивость к запиранию и открыванию.

21. Какими факторами ограничено минимальное напряжение источника питания И²Л?

22. Как зависит средняя задержка и работа переключения И²Л инвертора от тока инжектора?

23. Перечислите пути повышения быстродействия И²Л схем.

24. Нарисуйте структуру и поясните принцип действия инжекционно – полевой логики ИПЛ.

25. Укажите области применения И²Л в БИС и СБИС.

26. Какие элементы используются в качестве нагрузок в МДП-инверторах?

27. В чем заключается способность инвертора к воспроизведению или квантованию логических сигналов?

28. Как отличаются передаточные характеристики и способность к воспроизведению у инверторов с D и Е нагрузками?

29. Чем определяется пороговое напряжение инвертора отношений с D-нагрузкой?

30. Чем определяется коэффициент инвертора ?

31. От каких параметров зависит статическая и динамическая мощность потребления МОП-инвертора?

32. Почему в инверторе отношений фронт нарастания значительно больше фронта спада напряжения?

33. Объясните работу инвертора на основе комплементарных транзисторов КМДП.

34. Что такое сквозные токи КМДП инвертора?

35. Какими параметрами p- канального и n- канального транзисторов определяется коэффициент КМДП инвертора?

36. Перечислите преимущества КМДП инвертора по сравнению с n- МДП инвертором.

37. Почему быстродействие КМДП инвертора может быть выше, чем у n- МОП инвертора?

38. Какие приемы используются в КМДП БИС для предотвращения эффекта «защелки»?

39. Поясните работу и принципы проектирования топологии логических элементов И-НЕ, ИЛИ-НЕ на n- МДП-транзисторах.

40. Почему проектирование логических схем КМПД типа целесообразно проводить в И-НЕ базисе?

41. Почему при проектировании сложных вентилей обеспечивают одинаковое сопротивление параллельных цепей возбуждения?

42. Каким образом реализуются вентили с тремя состояниями на МДП-транзисторах?

43. В качестве каких элементов используются аналоговые ключи на МДП-транзисторах в логических схемах?

44. Почему сопротивление аналогового ключа зависит от амплитуды сигнала?

45. Почему при применении входного вентиля передачи, напряжение порога следующего за ним инвертора уменьшают?

46. Почему при последовательном включении нескольких вентилей передачи целесообразно вводить буферы-инверторы?

47. Поясните работу устройства группового сдвига на вентилях передачи (рисунок 10.73, б).

48. Поясните принцип действия динамических ИС. Каким образом представляются значения лог.1 и лог.0?

49. Объясните работу двухфазного квазистатического инвертора. Какие преимущества этого вида инвертора относительно динамического?

50. Каким образом обеспечивается повышение быстродействия в квазистатических ИС с предварительным зарядом?

51. Какие разновидности логических схем на основе GaAs используются в сверхбыстро-действующих БИС и СБИС?

52. Почему быстродействие БИС на основе GaAs выше, чем у кремниевых на сапфире?

53. Нарисуйте передаточную характеристику инвертора на ПТШ с нагрузочным туннельным диодом. Чем определяется ширина петли гистерезиса?