Базовый элемент транзисторно-транзисторной логики

В рассмотренной ранее ДТЛ логике в качестве входных диодов используются транзисторные структуры с закороченными областями база-коллектор, обеспечивающие малую инерционность при переключении. Роль диодов смещения выполняют транзисторы с закороченными областями эмиттер-коллектор, которые имеют более высокое прямое падение напряжения по сравнению со входными диодами и большее время рассасывания накопленного заряда, что способствует ускорению запирания инвертора при отсутствии дополнительного источника питания U _и.п3 (рисунок 10.13).

Транзисторно-транзисторная логика (ТТЛ) была предложена в развитие ДТЛ с целью уменьшения площади элемента при сохранении выполнения функции И-НЕ [1]. Операция И реализуется с помощью многоэмиттерного транзистора (МЭТ). В отличие от одноэмиттерных транзисторов МЭТ содержит в базовой области p- типа несколько эмиттерных областей n⁺- типа. МЭТ можно представить в виде совокупности отдельных n-p-n транзисторов, число которых равно числу эмиттеров (рисунок 10.14), имеющих общую базу и коллектор. В схеме ТТЛ многоэмиттерный транзистор выполняет функцию диодной сборки ДТЛ. Коллекторный переход МЭТ смещен в прямом направлении, поэтому входные эмиттеры (транзисторы) могут быть либо в насыщении (U _CE.SAT ≈ 0) либо в инверсном включении (на вход подается U ¹) с малым значением входного тока (рисунок 10.15). Коллекторный переход играет роль диода смещения для задания U_пор передаточной характеристики и поддержания обратного тока в момент запирания инвертора VT1 (база шунтируется на землю через МЭТ).

Топология эпитаксиально - планарного МЭТ показана на рисунке 10.14, в. Здесь четыре эмиттера n -типа расположены внутри общего базового слоя р- типа, ограниченного с боковых сторон и снизу коллекторным переходом. Заштрихованные участки – контактные отверстия к эмиттерным, базовой и коллекторной областям. Конфигурация базы имеет участок 1, играющий роль внутреннего сопротивления для подавления инверсного коэффициента передачи тока коллектора α _I . Прямое смещение активной базы ниже, чем в пассивной (область 1), на величину падения напряжения (~0, 1В), а следовательно, плотность тока инжекции в активной базе будет в exp (~e ) ниже, чем в пассивной области. Поэтому малая часть инжектированных коллектором электронов будет достигать эмиттеров, что приводит к необходимому уменьшению инверсного коэффициента передачи до 0, 005…0, 05. Центральное контактное отверстие 3 в базовой области (оно может иметь вид креста) предназначено для подавления паразитной связи между эмиттерами, которая возникает при уменьшении размеров из-за паразитных горизонтальных транзисторов n⁺-p-n⁺ - типа, у которых толщина базы определяется расстоянием между двумя эмиттерами. Напыленный в «окно» алюминий обеспечивает большую скорость рекомбинации и подавляет коэффициент переноса β горизонтального транзистора.

Базовый логический элемент ТТЛ является элементом И-НЕ, т.е. реализует операцию «логическое умножение с отрицанием». В процессе развития схем ТТЛ был разработан ряд ва­риантов, отличающихся главным образом схемой инвертора.

На рисунке 10.15 приведена принципиальная схема элемента ТТЛ с про­стым инвертором. Схема состоит из двух частей: первая (МЭТ) ре­ализует функцию И, вторая (транзистор VT₁) – функцию НЕ. Число входов стандартных схем (коэффициент объединения) К_об ≤ 8. При большем К_об улучшаются логические возможности ТТЛ, но ухудша­ются ее динамические параметры.

В реальных схемах элементов ТТЛ стандартный уровень лог. 0 U ⁰ ≤ 0, 4 В, а лог. 1 В. Однако для удобства рассмотрения примем U ⁰ = 0, а U ¹ = U _ип (напряжение источника питания). Поэто­му на рисунке 10.16 на входе поставлены переключатели. Положение I переключателя обеспечивает присоединение любого эмиттера к земле (U ⁰= 0), а положение III – к положительному полюсу источ­ника питания (U ¹_вх = U _ип). В положении II цепи эмиттеров разомкну­ты. На рисунке 10.16 изображены два входа МЭТ, т.е. минимальное число входов. Пусть первый вход соединен с землей (Х₁ = 0), а второй разомкнут (рисунок 10.16, а).

Рисунок 10.16 - ТТЛ схема при U ⁰ на входе (а) и U¹ на входе (б)

При подаче хотя бы на один входной эмиттер напряжения логического нуля (потенциал земли) МЭТ входит в режим насыщения. Потенциал коллектора МЭТ, равный потенциалу базы VT₁ будет соответствовать U_СЕ.sat (~0, 1 В), и транзистор VT₁ будет заперт. На выходе инвертора выделяется напряжение логической единицы U ¹ = U _ип (рисунок 10.16, а). Очевидно, что на выходе инвертора VT₁ напряжение логического 0 может появиться только в случае, когда на все входы ТТЛ элемента подан высокий уровень U ¹_вх. Для примера (рисунок 10.16, б) подача на оба входа X₁ = X₂ = 1 высокого уровня (U _ип) приводит к запиранию эмиттеров и переводу тока коллектора МЭТ в цепь базы VT₁

,

где U_p-n = 0, 7 В – прямое смещение коллектора МЭТ и эмиттера VT₁.

Этот ток приводит инвертор в режим насыщения с низким уровнем выходного напряжения – уровнем логического нуля U ⁰_вых ≈ 0, 2 В.

Таким образом, схема ТТЛ (рисунок 10.16) реализует функцию И-НЕ. Входной ток при U ⁰_вх (вытекающий) определяется резистором R_Б и U _ип.

.

Входной ток при U¹_вх (втекающий) имеет значительно меньшее значение. Он представляет собой ток коллектора (n⁺- эмиттер) в инверсном включении МЭТ.

,

где – инверсный коэффициент передачи тока базы в схеме ОЭ.

Для увеличения нагрузочной способности и помехоустойчивости в ТТЛ-элемент встраивают дополнительный усилительный каскад или сложный инвертор (рисунок 10.17).

Рисунок 10.17 - ТТЛ-элемент со Рисунок 10.18 – Передаточная характеристика (а)

сложным инвертором и входная (б) элемента ТТЛ

В этой схеме инвертор содержит три транзи­стора (VT₁, VT₂ и VT₃), резисторы R₁, R₂, R₃ и диод VD. Каскад на транзисторе VT₁ называется фазорасщепляющим. Если на его базу поступало бы синусоидальное напряжение, то фа­зы переменного напряжения на эмиттере и коллекторе были бы противоположными. В статическом режиме это будет соответство­вать противоположному направлению изменения потенциалов эмиттера и коллектора (если один растет, то другой уменьшается). Эмиттер транзистора VT₁соединен с базой VT₃, а коллектор VT₁– с базой VT₂. Поэтому коллекторные токи транзисторов VT₂и VT₃ из­меняются в противоположных направлениях. Последнее и опреде­лило название части схемы на транзисторах VT₁ и VТ₃ как двухтакт­ный каскад. Выходное напряжение элемента ТТЛ снимается с кол­лектора транзистора VT₃.

Диод VD, на котором имеется падение напряжения, обеспечи­вает закрытое состояние транзистора VT₂, когда транзистор VTз от­крыт. Диод, таким образом, выполняет функцию смещения уровня потенциала. Действительно, когда VT₃ открыт (открыт также VT₁), потенциал коллектора VT₁, равный потенциалу базы VT₂ , составляет порядка 1 В: U_{B 2} = U_{p-n .3} + U_{СЕ.sat. 1}. Этого потенциала недостаточно, чтобы протекал прямой ток базы I_{B 2} , так как для открывания VD необходим потенциал порядка 0, 6 В.

Транзистор VT₃ рассчитан на большой рабочий ток и имеет ма­лое время выхода из режима насыщения при переключении схе­мы. Для приведенной схемы со сложным инвертором характерна высокая скорость переключения при большой емкостной нагруз­ке. Это объясняется тем, что заряд емкости С_Н, а также разряд происходят через низкоомную выходную цепь элемента ТТЛ. За­рядным током является ток эмиттера транзистора VT₂, а разряд­ным – ток коллектора транзистораVT₃ . Когда при пере-ключении VT₂ закрывается, а VT₃ открывается, ток коллектора VT₃ обеспе­чивает быстрый разряд емкости С_Н , т.е. малое время переключе­ния t ^{0, 1}. Однако при переключении состояний выходных транзи­сторов VT₂ и VT₃ существует интервал времени, когда они оба от­крыты. Вследствие этого в цепи питания возникают кратковремен­ные мощные сквозные импульсы тока, которые могут привести к появлению импульсной помехи. Для борьбы с этим в схемах на элементах ТТЛ необходимо использовать цепи питания с малой индуктивно­стью и предусматривать развязку между соседними частями схе­мы или отдельные источники питания.

Передаточная характеристика элемента ТТЛ, приведенного на рисунке 10.17, показана на рисунке 10.18, а. Путем усложнения схемы (использования корректирующих цепей) можно получить характе­ристику, представленную штриховой линией. На рисунке 10.18, б по­казана входная характеристика. Для ее снятия на один из входов (например, Х₁) подается входной сигнал U _вх, а на остальные – уро­вень лог. 1 U ¹_вх. За положительное направление берется направ­ление тока, входящего в элемент. Изменяя напряжение U _вх на вхо­де от U ⁰_вх до U ¹_вх и регистрируя значения тока в цепи входа Х₁, полу­чаем входную характеристику.

Пороговое напряжение элемента ТТЛ определяется прямым падением напряжения на коллектором p-n переходе МЭТ и эмиттером VT₁:

U ⁰_пор ≈ 2 U_p-n ≈ 1, 2 В.

Напряжение логической единицы , где 2 U_p-n – падение напряжения на эмиттере VT₂ и VD.

Существует значительное число модификаций базовых элементов ТТЛ. Например, использование в выходном каскаде составного транзистора с большим коэффициентом усиления по току повышает нагрузочную способность.

Некоторые модификации схем элементов ТТЛ появились в связи с недопустимостью соединения выходов нескольких схем. Если такое соединение произвести в состоянии, когда один из элементов имеет на выходе низкий уровень U ⁰_вых, а другой - высо­кий U ¹_вых, то через последовательно соединенные транзисторы VT₂ одного элемента и транзистор VТз другого пойдет значитель­ный ток – сквозной ток . Этот ток в несколько раз превышает ток питания в статическом режиме. Поэтому возраста­ет потребляемая мощность и возможен выход схемы из строя, так как транзисторы VT₂ , VT₃ и диод VD не рассчитаны на длительное прохождение больших токов.

Однако в ряде цифровых устройств (микропроцессоры, микроконтроллеры) принципиально необходимо соединение выходов. Этому требованию удовлетворяет схема эле­мента ТТЛ с тремя состояниями (рисунок 10.19). Два состояния, как обычно, соответствуют на выходе уровням U ⁰_вых или U ¹_вых. Третье со­стояние характеризуется бесконечно большим выходным сопротив­лением: элемент как бы отключен от нагрузки, так как не отдает и не потребляет ток. Такой режим обеспечивается введением дополни­тельного транзистора VT₄ и резистора R₄. При подаче на дополни­тельный управляющий вход Z напряжения U ⁰_вх транзистор VT₄ за­крывается и элемент ТТЛ работает как обычный. При подаче на вход Z напряжения U ¹_вх транзистор VT₄ входит в режим насыщения, а VT₁, VT₂, VT₃ закрываются (третье состояние). Выходы таких эле­ментов можно присоединять к общей нагрузке, так как в любой мо­мент времени нагрузка «обслуживается» только одним элементом, а все остальные находятся в третьем состоянии [25].

В ряде схем вместо транзистора VT₄ и резистора R₄ для получе­ния трех состояний включают дополнительный диод VD₀ между кол­лектором транзистора VT₁ и «отключающим» входом X₂ (цепь пока­зана на рисунок 10.19 штриховой линией). При напряжении на этом входе X₂ все транзисторы оказываются закрытыми и эле­мент полностью отключается от нагрузки. При U _вх = U ¹_вх элемент, как обычно, выполняет логическую операцию И-НЕ.

Рисунок 10.19 - ТТЛ-элемент с тремя состояниями выхода

Элементы с тремя состояниями выхода (типа ТС) кроме логических со­стояний 0 и 1 имеют состояние «отключено», в котором ток выходной це­пи пренебрежимо мал. В это состояние (третье) элемент переводится спе­циальным управляющим сигналом, обеспечивающим запертое состояние обоих транзисторов выходного каскада (VT₂ и VT₃ на рисунке 10.19). Сигнал управления элементом типа ТС обычно обозначается как ОЕ (Output Enable). При наличии разрешения (ОЕ = 1) элемент работает как обычно, выполняя свою логическую операцию, а при его отсутствии (ОЕ = 0) пе­реходит в состояние «отключено». В ЦУ широко используются буферные элементы типа ТС для управляемой передачи сигналов по тем или иным линиям. Буферы могут быть неинвертирующими или инвертирующими, а сигналы ОЕ – U ¹ или U ⁰, что ведет к наличию четырех типов буферных каскадов (рисунок 10.20).

Выходы типа ТС отмечаются в обозначениях элементов значком треугольника, как на рисунке 10.20 или буквой Z (при выполнении документации с помощьюустройств вывода ЭВМ).

Выводы типа ТС можно соединять параллельно, при условии, что в любой момент времени активным может быть только один из них. В этом случае отключенные выходы не мешают активному формировать сигналы в точке соединения выходов. Эта возможность позволяет применять элементы типа ТС в магистрально-модульных микропроцессорных и иных системах, где многие источники информации поочередно пользуются одной и той же линией связи.

Элементы типа ТС сохраняют такие достоинства элементов с логическим выходом, как быстродействие и высокая нагрузочная способность. Поэтому они являются основными в указанных применениях. В то же время они тре­буют обязательного соблюдения условия отключения всех выходов, соеди­ненных параллельно при объединении n выходов. Нарушение этого условия может привести даже к выходу из строя самих элементов.

Рассмотрим теперь элемент ТТЛ с открытым коллектором (рисунок 10.21).

Элементы с открытым коллектором имеют выходную цепь, заканчивающуюся одиночным транзистором, коллектор которого не соединен с какими-либо цепями внутри микросхемы (рисунок 10.21). Транзистор управляется от предыдущей части схемы элемента так, что может находиться в насы­щенном или запертом состоянии. Насыщенное состояние трактуется как отображение логического нуля, запертое – единицы.

Насыщение транзистора обеспечивает на выходе напряжение U ⁰ (малое напряжение насыщения «коллектор-эмиттер»). Запирание же транзистора кого-либо уровня напряжения на выходе элемента не задает, выход при этом имеет фактически неизвестный «плавающий» потенциал, так как не подключен к каким-либо цепям схемы элемента. Поэтому для формирования высокого уровня напряжения при запирании транзистора на выходе элементов с открытым коллектором (типа ОК) требуется подключать внешние резисторы (или другие нагрузки), соединенные с источником питания.

Несколько выходов типа ОК можно соединять параллельно, подключая их к общей для всех выходов цепочке U _ип – R (рисунок 10.22). При этом можно получить режим поочередной работы элементов на общую линию, как и для элементов типа ТС, если активным будет лишь один элемент, а выходы всех остальных окажутся запертыми. Если же разрешить активную работу элементов, выходы которых соединены, то можно получить дополнительную логическую операцию, называемую операцией монтажной логики.

Рисунок 10.21 - Элемент ТТЛ с открытым коллектором Рисунок 10.22 - Реализация монтажной

логики на элементах с ОК

При реализации монтажной логики высокое напряжение на общем выходе возникает только при запирании всех транзисторов, так как насыщение хотя бы одного из них снижает выходное напряжение до уровня U ⁰. То есть для получения логической единицы на выходе требуется единичное со­стояние всех выходов: выполняется монтажная операция И. Поскольку каж­дый элемент выполняет операцию Шеффера над своими входными пере­менными, общий результат окажется следующим:

.

В обозначениях элементов сОКпосле символа функции ставится ромб с черточкой снизу.

При использовании элементов с ОК в магистрально-модульных структурах требуется разрешать или запрещать работу того или иного элемента. Для элементов типа ТС это делалось с помощью специального сигнала ОЕ. Для элементов типа ОК в качестве входа ОЕ, может быть использован один из обычных входов элемента. Если речь идет об элементе И-НЕ, то, подавая 0 на любой из входов, можно запретить работу элемента, поставив его выход в разомкнутое состояние независимо от состояния других входов. Уровень 1 на этом входе разрешит работу элемента.

Положительной чертой элементов с ОК при работе в магистрально-модульных системах является их защищенность от повреждений из-за оши­бок управления, приводящих к одновременной выдаче на шину нескольких слов, а также возможность реализации дополнительных операций монтаж­ной логики. Недостатком таких элементов является большая задержка пере­ключения из 0 в 1. При этом переключении происходит заряд выходной ем­кости сравнительно малым током резистора R. Сопротивление резистора нельзя сделать слишком малым, т. к. это привело бы к большим токам вы­ходной цепи в статике при насыщенном состоянии выходного транзистора. Поэтому положительный фронт выходного напряжения формируется отно­сительно медленно с постоянной времени RС. До порогового напряжения (до середины полного перепада напряжения) экспоненциально изменяю­щийся сигнал изменится за время 0, 7RС, что и составляет задержку .

ИП

ИП

а) б)

Рисунок 10.23 – Схемы для расчета минимального (а) и максимального (б) значений сопротивления внешней цепи в каскадах с открытым коллектором

При работе с элементами типа ОК проектировщик должен задать сопротивление резистора R, которое не является стандартным, а определяется для конкретных условий. Анализ статических режимов задает ограничения величины сопротивления R снизу и сверху. Значение сопротивления резистора R выбирается в этом диапазоне с учетом быстродействия схемы и потребляемой ею мощности.

Ограничение снизу величины сопротивления резистора R связано с тем, что её уменьшение может вызвать перегрузку насыщенного транзистора по току.

На рисунке 10.23, а показан режим, в котором нулевое состояние выхода схемы обеспечивается элементом 1 с ОК. Из этого рисунка видно, что через выход элемента 1 протекает суммарный ток, складывающийся из токов резистора, входных токов логических элементов (ЛЭ1...ЛЭ n) и токов выходов запертых транзисторов элементов с ОК 2... m, т. е.

,

где – входные токи элементов-приемников сигнала при низком уровне входных напряжений; I_Z – токи запертых выходов ОК (обычно пренебрежимо малые); . Чтобы ток выхода элемента 1 не превысил допустимого значения I _вых.0.max, следует соблюдать следующее условие:

.

Ограничение сверху величины сопротивления резистора R связано с необходимостью гарантировать достаточно высокий уровень напряжения U₁, формируемого в схеме при запертом состоянии всех выходов элементов с ОК. Из схемы (рисунок 10.23, б) видно, что U ₁ = U _и.п – I_RR.

В то же время I_R = mI_Z + nI_{вх .1.max} .

Из полученных выражений следует

,

где U_{вых .1.min} – паспортный режим элемента.

Имея границы диапазона значений сопротивления резистора R, полученные, как показано выше, проектировщик должен выбрать некоторое конкретное его значение. Выбор вблизи нижней границы улучшает быстродействие схемы, а выбор вблизи верхней уменьшает потребляемую схемой мощность.

Для повышения быстродействия элементов ТТЛ в них используют транзисторы с диодом Шоттки (см. § 7.10.5). Так в схеме со сложным инвертором (рисунок 10.17) все транзисторы, кроме VT₂, работающего в активном режим, заменяют транзисторами с диодом Шоттки. При этом время рассасывания оказывается пренебрежимо малым, а средняя задержка уменьшается до 1…2 нс при Р_ср = 10…20 мВт. Для элементов ТТЛ, содержащих транзисторы с диодом Шоттки, характерно пониженное значение помехи U ⁰_п, что связано с повышением напряжения U ⁰ на ~0, 3 В. Кроме того уменьшается величина порога переключения вследствие увеличения напряжения насыщения коллектор-эмиттер многоэмиттерного транзистора.

Логический элемент со сложным инвертором по сравнению с простым занимает значительно большую площадь кристалла. По этой причине, а также вследствие сравнительно большой потребляемой мощности его применение ограничено цифровыми микросхемами малой и средней степени интеграции.