Сумматоры

Сумматор – это узел ЭВМ, предназначенный для сложения кодов двоичных чисел. Сумматоры делятся на последовательные (накапливающие) и параллельные (комбинационные). Накапливающие сумматоры имеют низкое быстродействие, поэтому они рассматриваться не будут. В комбинационных сумматорах слагаемые поступают на входы одновременно, а на выходе получается код суммы. После снятия слагаемых результат пропадает. Эти устройства не обладают памятью и строятся на логических элементах.

Составим таблицу истинности устройства для сложения двух одноразрядных чисел a и b (рис. 3.19)

Рисунок 3.19 – Таблица истинности для сложения двух цифр

Здесь р – перенос в старший разряд, s – значение суммы. Устройство, реализующее эту таблицу истинности, называют двоичным полусумматором. Его можно синтезировать по ФАЛ для каждого из выходов

Составим схему на произвольных элементах (рис. 3.20)

Рисунок 3.20 – Схемная реализация и условное обозначение

полусумматора

При сложении многоразрядных чисел необходимо складывать три двоичных цифры в каждом разряде – два слагаемых и единицу переноса из предыдущего разряда Pi-1. Наличие этой единицы переноса несколько меняет таблицу сложения двоичных чисел (рис. 3.21):

Рисунок 3.21 – Таблица истинности для сложения трёх цифр

Система собственных функций:

для суммы:

для переноса (рис. 3.22):

Рисунок 3.22 – Карта Карно для цепи переноса

Минимальная форма по этой карте .

Уравнение для S_i не минимизируется. Устройство, реализующее эти ФАЛ называется сумматор (полный сумматор). Он имеет три входа и два выхода. Цена сумматора по уравнениям составляет Ц = 25. Путем совместной минимизации уравнений S_i и P_i, удается снизить цену до 20 и, в таком виде, выпускаются микросхемы сумматоров. Например, К155ИМ1 – полный одноразрядный сумматор (рис. 3.23).

Рисунок 3.23 – Полный сумматор

Для сложения многоразрядных чисел сумматор составляют из одноразрядных. Пусть требуется сложить два четырёхразрядных двоичных числа: А и В

Составим схему сумматора (рис. 3.24)

Рисунок 3.24 – Многоразрядный сумматор

Получился многоразрядный сумматор с последовательным переносом. Такие сумматоры выпускают в виде отдельных микросхем. Например, ИМС К155 ИМ3 - четырёхразрядный сумматор с последовательным переносом. Время сложения чисел определяется временем распространения переноса и равно 55 нсек (для четырёх разрядов).С ростом числа разрядов быстродействие сумматора

уменьшается, так как цепь переноса последовательная.

Вспомним формулу переноса

Найдём эти переносы

Видно, что имея только слагаемые можно формировать перенос в любом разряде не дожидаясь его появления в предыдущем разряде, причём с помощью только двухуровневой схемы (один слой конъюнкторов и один дизъюнктор). Такая схема называется схема ускоренного переноса (параллельного переноса). Она может быть встроена в сумматор (сумматор с параллельным переносом) или выпускаться отдельно. Например, ИМС К155 ИМ6 – четырёхразрядный сумматор с параллельным переносом. Время сложения чисел равно 27 нсек.

При большом числе разрядов сложность схемы ускоренного переноса сильно возрастает. Поэтому сумматор разбивают на группы по 4 или 8 разрядов. Внутри группы выполняют параллельный перенос, а между группами - параллельный или последовательный. Такие сумматоры называют сумматоры с групповым переносом.

Многоразрядный сумматор условно обозначают так (рис. 3.25)

Рисунок 3.25 – Условное обозначение многоразрядного сумматора

С помощью сумматоров можно не только складывать, но и вычитать двоичные числа. При использовании дополнительных кодов операцию вычитания двух положительных чисел заменяют операцией суммирования положительного и отрицательного чисел, при этом получение дополнительного кода числа является элементарной операцией. Для этого необходимо проинвертировать число и прибавить к нему в младший разряд 1.

Схема вычитателя числа A из числа B приведена на рисунке 3.26, а схема вычитателя числа B из числа A приведена на рисунке 3.27.

Рисунок 3.26. Схема вычитателя числа A из числа B

Рисунок 3.27. Схема вычитателя числа B из числа A.

Схема инкремент/декремент.

Возьмём три полусумматора и соединим их следующим образом (рис.3.28)

Рисунок 3.28 – Схема инкремент / декремент

Подавая на управляющий вход Z ноль или единицу, проанализируем состояние выхода при различных входных сигналах (рис. 3.29)

Z	Входной код а а а	Выходной код S S S

Рисунок 3.29 – Соответствие сигналов схемы инкремент / декремент

Если на вход Z поступает 0, то число на выходе будет без изменений. Если на вход Z подать 1, то эта единица добавляется к младшему разряду числа (инкремент +1).

Если числа на входе и выходе проинвертировать, то мы получаем схему декремент (декремент -1).

A₂ A₁ A₀ S₂ S₁ S₀

Число на входе 1 1 0 1 0 1 получился ответ

Выполняем инверсию

0 0 1 инкремент 0 1 0

Эта схема самостоятельного значения не имеет, но широко используется как составная часть арифметико – логических устройств.