Таза фабрикалар

EDA Компаниялары

SoC –тың пайда болуы, ASIC жобаларындағ ы қ ұ лау, сонымен қ оса 100 нм-ден аз технологиялық процестерге ауысуымен болғ ан мә селелер EDA компаниясындағ ы ү лкен ө згерістерге алып келді. негізгі EDA компаниялар (Cadence, Synopsys, Mentor)соң ғ ы жылда жү йелік жобалауғ а кө п кө ң іл бө лмейді жә не жобалаудың мә селелері мен 100 нм-ден аз дең гейдегі процесс жағ дайында RTL-ден GDS II (ары қ арай фазалық фото-шаблондарғ а, RET пен ө ндіріспен байланысына) ө туіне кө п назар аударады. Болашақ та EDA коммерциялық саласы екі мә селені шешіп бере ала ма екені анық талынады. Тө менгі дең гейдегі (back-end) ү лкен компаниялардың кү шінің концентрациясы инвестициялармен жә не басқ арушылар тарапынан жоғ арғ ы дең гейдегі назарымен; бірақ бұ л облыста даEDA компаниялары жартылайө ткізгішті ө ндірістің қ азіргі технологиялық процесінің дамуы бойынша орталық тарымен жә не бұ л орталық тардағ ы басты фирмалармен жаң а серіктестікті тү зетуге тиісті; жартылайө ткізгішті қ ұ ралдар индустриясымен; жә не жобалаушылармен ө те жақ сық олдау кө рсетіледі. IP программа мен программалық қ ұ ралдарды жабдық таушылар соң ғ ы жылдары EDA компаниясына қ арағ анда кө п қ иындық тар кө рді жә не олар едә уір кішкентай базамен қ амтылғ ан (жылдық табыстары 1 миллиард АҚ Ш долларына жақ ын, EDA жағ дайына қ арама-қ арсы 4 миллиард). Бұ л нарық тың кейбір фундаментальды сипаттамалары ө згермегенше, EDA компаниясына ү лкен маштабта осы облыста инвестиция қ ұ юғ а қ иындық туғ ызады.

15)Фабрикасыз жартылайө ткізгіштік компаниялар

Фабрикасыз жартылай ө ткізгіштік компаниялардың арасындағ ы ө те ертедегі ортақ қ ызметтің перспективалық тү рі қ ұ рылғ ан еді, компания алдында тұ рғ ан кейбір мә селелерді ә рбір компания жекелей шешкенше, ө ндірістік дең гейде шешу тиімді болады. Фабрикасыз жартылай ө ткізгіштік компаниялар ассоциациясы (Fabless Semiconductor Association) [5] осындай компанияларғ а жалпы мә селелерді шешуде кө п кө мек кө рсетті. Оғ ан тауарларды бө ліктеу торабы жә не барлық индустрия дең гейінде болашақ қ а болжам жасау негізінде фабрикалардың жақ саруы ү шін қ анша чип ө ндіру мү мкіндігін тү сіну; стандартты методологиялық сертификация процессіCMOS (КМОП) негізінде фабрика сертификациясын жақ сарту; SPICE дең гейінде қ ұ ралдарды стандартты модельдеу кө мегімен жобалауды жақ сарту; сонымен қ атар жалпы стандартты IP сапасын қ ұ ру кө мегімен IP сапасын жақ сарту жә не IP VISA облысында жұ мысты жалғ астыру жатады. Барлық бұ л жұ мыстар " fabless" индустриясының дамуына кө п кө мегін тигізді.

Таза фабрикалар

Таза фабрикаларда экономикалық қ ұ лдырауғ а қ арамастан, ең болмағ анда осы саладағ ы басты компанияларды ә жептә уір жақ сы болашақ кү тіп тұ р. Алайда бұ л облыс қ ызық ты, бірақ бұ рынғ ыдай тек ө ндіріске ғ ана бағ ытталғ ан, онша «таза» емес болып барады. Біріншіден, UMC, TSMC жә не Chartered Semiconductor сияқ ты фабрикалар қ азіргі технологиялық ү дерістің дамуынан бө лектенбеген, бірақ олар ө здерін басқ а жартылай ө ткізгіш компаниялармен тә жірибе алмасуү шін жә не жаң а технологиялық ү дерістің дамуының қ ұ нын тү сіру ү шін кейбір «фабрика топтарымен» байланыстырады немесе қ осылады. Бұ ғ ан қ оса, таза фабрикалар ө ндіріске арналғ ан жаң а жобаларды қ арату қ абілеттілігі тек ең жақ сы сапасы/кө лемі, бағ асы мен ө ндрістік қ уатқ а ғ ана емес, сонымен қ атар жобалау процесін тегістеуге байланысты екенін тү сінеді. ФабрикаларEDA жобалау маршрутымен, блоктар кітапханасымен жә не

аса кү рделі IP блоктарды жабдық таушылармен ө те тығ ыз байланыста болып жатқ андық тан, оларғ а технологиялық процесс пен ө ндірістен тыс инфрақ ұ рылымдық арақ атынастарды кең ейту қ ажет болып отыр. Кейбір фабрикалар жобалау динамикасын жә не ә сіресе «fabless» компаниясына арналғ ан ө здерінің ұ сыныстарын жақ сырақ тү сіну ү шін ә р тү рлі шағ ын жобалық компаниялармен қ арым-қ атынас орнатты.

17)Аппаратты-бағ дарланғ ан жү йелік Компаниялар

Бү гінгі кү ні мұ ндай компаниялардың бар екен деп айтуғ а қ иын. Егер иа болса, онда олардың ө мір сү ру уақ ыты жақ ында бітуі мү мкін. Қ азіргі уақ ытта кірістірліген жү йелер мен жабдық тардың кө бінде минимум бір кірістірілген процессор бар кезде; аппараттық бө ліктер, процессорлар, компиляторлар жә не бағ дарламалар арасындағ ы ө зара ә рекеттесу кү рделі болып жатқ анда жә не барлық қ ызық ты SoC жобалар минимум бір кірістірілген процессорды иеленіп жатқ анда ө те сирек компаниялар жобалап жатыр жә не таза «аппараттық» жү йелерді ұ сынады.

18)Аппаратты жә не бағ дарлама бө лігі бар жү йелік Компаниялар

Жү йелік компаниялардың ө ткен ө мірі кү рделі болды жә не олардың болашағ ы ө те кү рделі мә селелі. Ө те ү лкен компанияларды алмағ анда, олар ө ткенде суреттелген де-вертикализацияғ а тап болды жә не кө птеген маң ызды жобалық жә не ө ндірістік қ асиеттерін жоғ алтты. Бұ л жартылайө ткізгіштік жобалауғ а да, аса ү лкен жобалау дең гейлеріне – тақ шаларғ а, келісім-шарттық ө ндірістің ө суімен – корпустарғ а ық палын тигізді.

Нә тижесінде жү йелік компаниялар «брэндқ а» айналып жатыр жә не жаң а нарық тық мү мкіндіктерді іздеу ү шін нарық тың талдау тә жірибесін, жү йелік архитектураны жасау ү шін жобаларды басқ ару тә жірибесін, маң ызды компоненттер мен жабдық таушылардың сә йкестендіруді, қ осалқ ы шарттарды жасауды жә не жобаларды жә не компоненттерді сатып алу (HW типі сияқ ты SW типі де)қ олданады, жә не соң ғ ы ө німге барлық компоненттерді біріктіру, содан соң ө ндіріліп алады жә не келісім-шарт негізінде жиналады.

Ә рине, кейбіреулер ө зінің кү ш салуы арқ ылы жазылғ ан (компания ішінде) программалар ө німінің қ ызығ ушылығ ына ө те ү лкен ә сер етуі мү мкін, яғ ни жаң а қ асиеттер мен қ олданушының интерфейс облысында ерекше ә сер етеді, жә не системалық компаниялар бұ рың ғ ыдай ө здерінің жеке сату каналдары мен маркетингін қ адағ алайды, егер олар келісім шарттық негізде таратылатын болса да.Бірақ жү йелік компаниялардың азаю тенденциясы ә лі де ө суде. Бұ л сценариде экономикалық қ уаттылық айқ ын фабрикасыз жартылай ө ткізгіштік компаниялар мен IDM компанияларғ а кө шті.

Болашақ тағ ы жү йелік компаниялардың артық шылығ ы болып олардың ақ ырғ ы қ олданушыларғ а жақ ындығ ы, олардың болжау қ абілеттілігі, қ андай ө німдер кө бінесе қ ызық тыратын болатындығ ы, сонымен қ атар ө те кү рделі жобалардың маршруттарын басқ ару, ө ндіріс жә не ө німнің таратылуы.

19)Интеграцияланғ ан қ ұ рылғ ылардың ө ндірушілері (IDM)

Біз аса табысты IDM компанияларын кө ре аламыз, мысалы Intel;

сонымен біргетабысы аз – сатуғ а шығ арылғ ан (2003 жылдың қ араша айындағ ы жағ дай) Motorola Semiconductor Products Sector (SPS) компаниясы сияқ ты. Қ азіргі кезде TI, IBM Microelectronics жә не ST Microelectronicsкомпаниялары аз табысты болып келеді. Philips Semiconductors жә не Infineon қ иыншылық тар кө ріп отыр. Жапондық IDM компаниялары ө те қ иын кезең ді ө ткізді жә не IP жобалауының жә не жалпы технологиялық процесстің дамуының мә селелерімен кү ресуін жалғ астыруда, бірақ олардың бірлескен бағ дарламалары кө птеген кү шті жақ тарды иеленеді. Тайваньда, Қ ытайда жә не де Азияның басқ а мемлекеттерінде жергілікті электрондық ө неркә сіп (кө пұ лттық корпорациялардан ішкі компанияларғ а қ арама-қ айшылық) негізінде таза фабрикаларғ а бағ ытталғ ан.

Сондық тан IDM компаниясының жағ дайы сондай жең іл болып келмейді! Соғ ан қ арамастан, жә не ә сіресе егер 90, 65, 45 нм дең гейіндегі ө ндірістің мә селелері қ азіргі IC, IDM компаниялардың жү йелік кө ріністеріне (аспекты) одан ә рі ү лкен ық пал кө рсететін болса, интеграцияланғ ан жобаларды жә не қ азіргі SoC-қ а арналғ ан ө ндірістік қ уаттарды жасауда ө те табысты, жә не микросұ лбаларды жобалау тә жірибесімен ө те эффективті біріктіретін жү йелік жә не бағ дарламалық білімдер нарық тың маң ызды бө ліктерінде ұ зақ уақ ыттық артық шылық тарды алуы мү мкін.

20)SoC ЖОБАЛАУЫНА АРНАЛҒ АН ІР БЛОКТАР КІТАПХАНАСЫ Кіріспе

SoC жобалауы «IP Cores» деп аталатын зияткерлік меншік блоктарын кө п реттік қ олданумен тығ ыз байланысты. Осы соң ғ ы 8-9 жылдарда ІР блогының кө п реттік қ олданылуының қ омақ ты беталысы айқ ындалды. Кө п реттік қ олданылу «жобалау ө німділігіндегі алшақ тық» (анық тамасы бойынша International Technology Roadmap for Semiconductors (ITRS)) деп аталатын негізгі фактордың бірі ретінде пайда болды. Жобалау ө німділігіндегі алшақ тық –жартылайө ткізгішті ө німдердің заманауи технологияларының кү рделіленуі мен жобалаушылардың ө німділіктерінің жақ саруы (жобалау жә не ә дістеме қ ұ ралдарының жақ саруы есебіне) арасындағ ы алшақ тық. Бұ л мағ ынада ІР-ді кө п реттік қ олданудың артық шылығ ы ө німділіктің қ арапайым артуы шегінен асып тү седі, сондық тан жобалау қ аупі едә уір азаяды жә не ІР-ді жаң адан қ ұ руғ а қ ажетті, бұ рын ө те ұ зақ уақ ытқ а байланысты іске асырылмайтын SoC жобаларын қ ұ ру тә сілдері пайда болады. ІР блоктарды іздеу жә не қ айталап қ олдану жобалаушылар командасының міндеттеріне жатпайтын, алдын-ала сертификатталғ ан жә не «жиинақ талғ ан» тү рде, ә р тү рлі саладағ ы жобалау тә жірибесін алуғ а мү мкіндік береді жә не бұ л мү мкіндік SoC жобалауының табысты дамуының негізгі талабы болып табылады. жоғ ары сатыдағ ы кө п ретті қ олданылатын ІР блоктардың кітапханасын қ ұ ру SoC жобалауының стандартталғ ан процессорларының, ІР блокты жобалауының жә не ІР блоктарын біріктірудің дамуымен байланысты.

21)ІР блоктарғ а арналғ ан стандарттар

Мұ ндай стандарттарды қ ұ ру жә не идентификациялау ү шін қ ұ рылғ ан алдың ғ ы қ атарлы ұ йымдардың бірі - Virtual Socket Interface Alliance (VSIA). Ол 1996 жылы қ ұ рылғ ан жә не ө зінің ө ркендеу шың ында жү йелік жобалау, жартылайө ткізгішті ө ндіріс жә не EDA, ІР салаларынан 200-ден аса мү шесі болғ ан. кө птеген жү йелік жә не жартылайө ткізгішті бірлестіктер ІР-ді қ ұ ру жә не айырбастаумен айналыса бастайды; ал кө птеген жобалық топтар VSIA ІР стандартын ө здерінің жеке стандарттарын жә не ІР негізіндегі жобалау ә дістерін қ ұ руғ а негіз ретінде пайдаланады. Ө неркә сіптік стандарттардың басқ а маң ызды тобы алдын-ала дайындалғ ан шина немесе чиптегі коммуникация стандарты (Open Core Protocol (OCP) протоколы жә не OCP-IP (OCP International Partnership) стандарттар тобы) негізіндегі ІР-ді кө п реттік қ олданумен байланысты. OCP протоколы алғ ашқ ыда коммуникацияның жабық (properietary) жобасында негізделген, оны Sonics, Inc бірлестігі шығ арғ ан. Бірақ содан кейін ІР блоктарғ а қ ол жетімділік жақ саруы ү шін бірлестік бірнеше серіктестерімен бірге (мысалы Alcatel, Ampitron, ATI, Broadcom, Texas Instruments, Nokia, CAST, Denali, Philips, жә не т.б) бірлескен стандарт қ ұ рды. Бұ л бірлескен стандарт ОСР протоколымен бірге пайдалану ү шін бейімделген ә р тү рлі ІР блоктардың SoC дең гейінде ө зара ү йлесімділігін қ амтамасыз етеді.

22)ІР Блоктардан Виртуалды Қ ұ раушыларғ а

«Виртуалды сокет» ұ ғ ымы – ІР блок сә йкес келетін барлық жобалық интерфейстердің сипаттамасы, сондай-ақ ІР блоктармен бірге қ ойылатын (интеграцияны жең ілдету ү шін қ ажетті) жобалау ү лгілері жә не интеграция бойынша ақ параттар. «Виртуалды қ ұ раушы» ұ ғ ымы «виртуалды сокет» ұ ғ ымының толық тырушысы болып табылады. Ал виртуалды қ ұ раушы – бұ лмаксималды қ айталама қ олдану ү шін сертификатталғ ан жә не ө ң делген, қ айталап қ олдану мақ сатында арнайы қ ұ рылғ ан жобалық блок. Жеке ІР блоктар жә не виртуалды қ ұ раушылар келесі аспектілер бойынша ажыратылады:

Виртуалды қ ұ раушылармен бірге жобалау мә ліметтері жә не ү лгілері, қ ауымдастырылғ ан жобалау қ ұ жаттары, сценарийлер, параметрлер бойынша ақ параттар жә не қ осымша мә ліметтер қ ойылады. Олар ІР-ді қ айталап қ олданудың кө пшілікке белгілі стандарттарының біріне сә йкес келуі қ ажет.

Виртуалды қ ұ раушылар бір рет болса да, сипаттамалардың кейінгі анық тамаларымен жасалуы қ ажет.

Виртуалды қ ұ раушылар бір рет болса да, берілген қ олданылудың тіркелген нә тижелері бар қ андай да бір ө ң деушілердің сыртқ ы командасымен пайдаланылуы қ ажет.

Соң ғ ы 10 жылдың ішінде ІР-ді қ айталама қ олдану аймағ ындағ ы ө ң деулер стандарттар жә не ү рдістердің тапсырмаларына тоқ талғ ан. Бұ л тапсырмалар ІР блоктың ретсіз қ айталама қ олданылуын виртуалды қ ұ раушыларды қ айталама қ олдануғ а жә не тү сінікті ә рі сенімді ү рдіске айналдыруғ а мү мкіндік береді

23)Чиптегі жү йені жобалау стилдері

SoC жобалауында ІР блоктарды қ ұ ру ә дістері, аттестаттау жә не ІР блоктарды қ олдану берілген SoC жобалауы стиліне айтарлық тай тә уелді. Біз тө менде SoC жобалауының екі негізгі стилін талқ ылаймыз, [6]-да нақ ты қ арастырылғ ан.

SoC жобалауының стилін таң дау ә р тү рлі факторларғ а тә уелді. Оның қ ұ рамына жобалауғ а кететін болжанғ ан уақ ыт, бағ а бойынша қ ажетті тиімділіктің дең гейі, қ ажетті ө німділік, тұ тынатын қ уатқ а шек қ ою, жобалық команда шамасы жә не оның тә жірибесі, соң ғ ы ө німді шығ аруғ а болжанғ ан аумақ, қ олдану аймақ тарының спецификасы жә не жобалау ү рдісіндегі қ ауіптің ұ йғ арынды дең гейі кіреді.Бұ л сипаттамаларғ а байланысты ә р тү рлі жобалау стильдерінің біреуі екіншісінен жақ сырақ болуы мү мкін. Біз кө п реттік қ олданудың идеясына елеулі ық пал ететін тек екі стильді қ арастырамыз.

24)Блоктар негізінде жобалау

Блокты жобалау стилінде SoC жаң а ІР блоктар комбинациясы ретінде жобаланады. Кө п реттік қ олданудың ІР блоктары ә р алуан тә сілдермен жобаланғ ан болуы мү мкін: чиптегі нақ ты архитектураларғ а бірігу (интеграция) мақ сатында; сансыз кө п стандарттар мен қ ұ рылымдарғ а бейімдеу (реконфигурацияланатын интерфейстер немесе қ абық шалар (оболочки) кө мегімен) мақ сатында; аралық жады, буфер ө лшемі, ө німділігі жә не функционалды міндеті бойынша кейінгі болуы мү мкін реконфигурация мақ сатында жә не т.б. Стандартты интерфейсті блоктар (мысалы, реконфигурацияланатын PCI жә не USBинтерфейстері) жә не процессорлы «ядролар» (ARM, Tensilica, ARC жә не т.б.), негізінен, арнайы кө п реттік қ олдану мақ сатында жобаланғ ан блоктар болып табылады. Бірақ, кө п реттік қ олданудың осындай максималды потенциалғ а жетуі жобалау кезең інде ү лкен шығ ындарды қ ажет етеді. Осы ІР блоктарды кө п ретті қ олданудың мү мкіншіліктерінің жетістігі бойынша талпыныс(усилие) – толық қ ұ жаттама, кең ауқ ымда параметрлеу жә не сертификаттаужә не кең ауқ ымда реконфигурациялау мү мкіндігі – осы SoC жобасында бір ретті қ олдануғ а арналғ ан блок қ ұ ру шығ ындарымен салыстырғ анда 50% - 200%-тен аса шығ ынды қ ажет етуі мү мкін (яғ ни, «ІР блоктан» «виртуалды қ ұ раушыны» қ ұ ру 1, 5-3 есе кө п талпынысты (усилие) қ ажет етеді). Демек, жұ мсалғ ан талпынысты (усилие) ақ тау ү шін блоктардың кейін минимум дегенде ү ш рет қ айта қ олданылуы қ ажет.

CPO

25)Тұ ғ ырнамалық жобалау

Cоң ғ ы бірнеше жылдарда «тұ ғ ырнамалық жобалау» деп аталатын виртуалды қ ұ раушыларды кө п ретті пайдалануына жә не кү рделі SoC жабалауына деген анағ ұ рлым біріктілген амалдар пайда болды. Блоктар негізіндегі кө претті қ олданудан тұ ғ ырнамалық жобалаудың бө лек ерекшелігі ‒ қ ұ раушылар тобын кө претті қ олданылатын тұ ғ ырнамалық архитектурағ а жинайды. Индустриялы тұ ғ ырнамаларғ а толығ ымен қ олданбадағ ы тұ ғ ырнамалар, қ айта конфигурацияланатын тұ ғ ырнамалар жә не процессорлы-бағ дарланғ ан тұ ғ ырнамалар жатады [10]. Philips Nexperia жә не TI ОМАР сияқ ты толығ ымен қ олданбадағ ы тұ ғ ырнамалар нақ ты қ олданбалы аймақ тарғ а арналғ ан жү зеге асыру қ ұ ралдарының толық жиынтығ ын қ амтамасыз етеді. ARM Prime-Xsys сынды процессорлы-бағ дарланғ ан тұ ғ ырнамалар шинаның шиналық архитектурасымен, нақ тылы операционды жү йесімен (RTOS) бірге приферияның базалық жиынтығ ымен сә йкес келетін процессорда орналасып, негізделеді.Қ айта конфигурацияланатын немесе жоғ ары бағ дарламаланатын тұ ғ ырнамалар SoC тұ ғ ырнамалық жобалау ү дерісіне ө зінің нә тижелі қ осымшасын қ осады. FPGA тұ ғ ырнамасы мен SoC қ ұ рылғ ысын «мета-тұ ғ ырнама» ретінде, яғ ни тұ ғ ырнама қ ұ руғ а арналғ ан тұ ғ ырнама ретінде қ арастыруғ а болады.

26)ASIC жә не ASSP жобалауының эволюциясы

ASIC жә не ASSP-ді (Application Specific Standard Parts) басынан қ ұ райтын жобалаулардан кө п ретті пайдалану негізіндегі SoC жобалауғ а ө ту эволюциясы табиғ и тү рде, блоктық жобалау ү дерісінен эволюция тоқ тап қ алуы мү мкін кезең інде ө теді. Блоктық жобалаудан (толық тапсырысты ASIC жобалау маршрутына табиғ и тү рде жиналатын) тұ ғ ырнамалық жобалауғ а ауысу туралы шешім бірнеше факторларғ а тә уелді. SoC тұ ғ ырнамалары барлық қ олданбалы аймақ тар ү шін ақ талмағ ан. Анағ ұ рлым жоғ ары ө німділікті, қ оректі азырақ тұ тынуды жә не/немесе анағ ұ рлым тө мен бағ аны (мысалы, жоғ ары ө німділікті процессорлар мен серверлер, жоғ ары сапалы желілік жабдық тар, немесе бағ асы бойынша ө те тө мен, тұ тыну қ олданбаларына арналғ ан аралас SoC (mixed signal)) талап ететін қ олданбалар ү шін блоктық жобалау біріктірумен жә не ү лкен тә уекелмен айтарлық тай кү ш салу арқ ылы ең аз кө претті қ олдануғ а алып келетін болса да, ең оң тайландырылғ ан болып табылуы мү мкін. Ә рине, мұ ндай қ олданбалар жобалаушы топтардың кө беюін жә не жобалау талап ететін уақ ыттың артуын ақ тау керек, ал осымен байланысты анағ ұ рлым жоғ ары тә уекел ө німнің ұ зақ уақ ытты келешегімен немесе жай ғ ана оның танымалдылығ ымен тең герілуі тиіс.

27)IP кітапханаларғ а қ ойылатын талаптар

IP кітапханаларғ а қ ойылатын талаптар, жалпы кө п ретті пайдаланудың ә р тү рлі ү лгілеріне қ атысты қ атты ө згере қ оймайды. Барлық жағ дайларда барлық блоктар IP модельдерінің толық жиынтығ ымен, қ ұ жаттамалармен жә не сә йкес келетін стандарттарды талап ететін басқ а да нә рселермен берілуі керек. IP блоктар жайлы мета-мә ліметтер («мә ліметтер жайлы мә ліметтер» ‒ жылдам сә йкестендіруді (идентификацияны), бағ а мен іздестіруді қ олдайтын қ ұ жаттамалық ақ парат) жылдам іздестіру мү мкіндігімен мә ліметтер қ орына ұ йымдасуы қ ажет. блоктық амалғ а қ арама-қ арсы тұ ғ ырнамалық жобалауда, IP кітапханалардың бө лек блоктар базасында ғ ана емес толық тұ ғ ырнама базасында да сақ тауды, шығ аруды, іздестіруді қ олдағ андары да маң ызды. Басқ аша айтатын болсақ, бағ дарламалық жә не аппараттық тұ ғ ырнамалармен бірге пайдалану ү шін мамандырылғ ан виртуалды қ ұ раушылар блоктарынан тұ ратын тұ ғ ырнама біртұ тас іздестіруге мү мкіндік беруі жә не сақ талуы қ ажет: иерархиялық мә ліметтер қ орының мү мкіншілігі қ ө мегімен, тұ ғ ырнама кітапханасын қ ұ раушы индивидуалды қ ұ раушылар бір-бірімен жә не тұ ғ ырнаманың ө зімен байланысты болуы қ ажет.

28)ІР блок ү шін біріктіру архитектуралары жә не оның салдары

Заманауи SoC архитектуралары чиптегі стандартты шиналардың дә стү рлі иерархиясын қ олданады. Мысалы, ARM-нен AMBA, IBM-нен CoreConnect тү ріндегі стандарттар негізіндегі процессорлы шиналар, жоғ арыжылдамдық ты жү йелік шиналар жә не сыртқ ы (периферийный) шиналар, сондай-ақ master-slave стандартты шинасы. Жақ ында пакетті технологияғ а негізделген (packet-switching) чиптегі желі тү ріндегі коммуникационды архитектураларғ а ү лкен қ ызығ ушылық пайда болды; SoC коммуникациясының желісіне назар аудару SoC архитектурасындағ ы негізгі мә селе сияқ ты дә йекті болып кө рінеді. Негізгі себебі, қ ажетті орындау мү мкіншілігі жә не чиптегі коммуникация кідірісі жеке ІР блоктың тез ә сер етуі сияқ ты SoC-тың тез ә сер етуіне осындай дә режеде ық пал етеді. Егер коммуникационды желі нашар жобаланғ ан болса, онда SoC берілген спецификацияларғ а лайық ты бола алмайды жә не бұ ғ ан басқ а ІР блоктарды алмастырып қ ою кө мектеспейді. Біз ИС сандық жобалауындағ ы 500 нм-ден 350, 250, 180, 130 жә не қ азіргі уақ ытта 90 нм-ге дейінгі ауысуды бақ ыладық. Бұ л ауысу чиптегі коммуникацияның жә не блок ішіндегі есептеудің қ атысты маң ыздылығ ының ө згеруі.

29)IP блоктың бейімделуі: Коммуникативті қ абық шалары

Ә р тү рлі коммуникационды архитектураларғ а IP блоктардың бейімделу механизмдерінің бірі ‒ коммуникационды адапторларды немесе «қ абық шаларды» пайдалану болып табылады. Бұ л сұ рақ [6]-да кең інен талқ ыланады, ал Виртуалды Қ ұ раушылар Интерфейсі (VCI) контексінде VSIA-ден. Қ абық шалар кө мегімен перифериялы қ ұ раушылардың бейімделуі бойынша VSIA VCI-мен жү ргізілген тә жірибелер SoC-тің жалпы параметрлерінің (ө лшем, ө німділік жә не қ уаттың) нашарлауы қ абыршақ сыз біріктірумен салыстырғ анда (бірнеше пайызғ а) ә лдеқ айда аз [16]. Кө п ретті пайдалану жең ілдігінің басымдылығ ы мен қ абыршақ тарғ а негізінделген IP блоктардың жақ сартылғ ан бейімділігі SoC-тің жалпы параметрлерінің аз ғ ана нашарлауынан мә нді жоғ арылайды.

30)IP біріктіруінің сапасы, Сертификатталғ ан ә дістер мен стандарттар

жобалау ү рдісін талқ ылау барысында біз IP блоктардың сапа стандарттары, IP квалификациясы мен инспекцияда қ олданылуы сияқ ты сұ рақ тармен кездестік. IP сапасының мә селесі IP негізіндегі SoC жобалауы жолындағ ы басты кедергілердің бірі болып қ алады. Сапа стандарттары мен VSIA жә не OpenMORE ө лшеулері тек белгілі бір дең гейде ғ ана кө мектеседі. Блоктарды біріктіру сапасы бойынша, IP таратуы бойынша талаптарғ а сай келетін кепілдемелі IP сапасының сертификациясы бойынша формальды ұ йымдар қ ұ ру ө неркә сіп ү шін ө те пайдалы болар еді. Мұ ндай сертификационды ү рдіс, ең алдымен, кө птеген IP блоктар ү шін мү мкін болатын конфигурацияның кө п санына жә не осы блоктар біріктіріле алатын SoC қ олданбаларының шексіз дерлік санына байланысты ө те кү рделі болатын еді. Сертификатталғ ан IP блоктар VSIA-де сипатталғ ан виртуалды қ ұ раушылардың ө здері болып шығ уы мү мкін.

31)SoC ЖОБАЛАУ ПРОЦЕСІ

SoC туралы айта кететін болсақ, SoC жобалау процесі мультидисциплинарлы сипаттамағ а ие, сондық тан жобалауғ а электрониканың барлық спектрінен амалдарды қ олдануды талап етеді. Қ ұ растырушылар электрониканың барлық салалары жө нінде белгілі тү сінігі болуы керек, бірақ олардың осы салаларда сарапшы болулары міндетті емес. IP- блоктардың қ айта қ олданылуы жә не платформалы бағ дарланғ ан жобалау жобалушыларғ а оларғ а тиісті емес заттарды иемденуді болдырмайды. Бұ дан басқ а, DFT-тен (Design for Test – жобағ а мә тіндік қ ұ рылымды енгізу) Цифрлық жә не аналогтық аппараттық бө ліктерді жасауғ а дейін, верификациядан жү йелік жобалауғ а дейін, қ ұ рылымды БЖ (ПО) жасаудан IP- блоктарды алу жә не интеграциялауғ а дейін, аппараттық бө лікті таң даудан СБИС анализіне дейін қ ұ раушылар командасы тү гелдей қ ажетті кө лемде білімге ие болуы керек. Тек команда, жеке алынғ ан қ ұ раушы емес!