Дәріс. Тізбекті (последовательностные) құрылғылардың анализі мен синтезі

Басқ арылу тү ріне қ арай триггерлер асинхронды, ауысуы тікелей кіріс сигналымен байланысты, жә не синхронды, ауысуы тек С кірісіне арнайы синхроимпульстің келуімен мү мкін болады. С кірістің статикалық жә не динамикалық басқ арылуы болады. Бірінші жағ дайда триггерлер С кірісіне логикалық 1 (тура кіріс) берген кезде ақ параттық сигналдарғ а жауап қ айтарады (реагируют). Екінші жағ дайда триггерлер С кірісінде сигналдың 0-ден 1-ге дейін (тура динамикалық кіріс) немесе 1-ден 0-ге дейін (инверсті динамикалық кіріс) ө згерген кездегі ақ параттық сигналдарды қ абылдайды. Статикалық басқ арылуы бар синхронды триггерлердың екісатылы қ ұ рылысы болуы мү мкін, сондық тан олар ә рдайым синхроимпульстің артқ ы фронтымен іске қ осылады.

Функционалды мү мкіншіліктері бойынша триггерлер тура немесе теріс кірісі бар асинхронды RS-триггер, универсалды синхронды JK-триггер, Т-триггер (санаушы триггер) жә не D-триггер (кідіріс триггері). 8-суретте сә йкесінше осы триггерлердің графикалық белгіленуі кө рсетілген.

8-сурет – Ә ртү рлі типті триггерлердің графикалық белгіленуі

8-суреттен кө рініп тұ рғ андай барлық триггерлерде ың ғ айлылық ү шін екі кіріс қ арастырылғ ан: тура жә не теріс. Триггерлердің шығ ыстарын былай белгілейді: Q ә ріпімен – тура шығ ыс жә не - теріс шығ ыс.

S=1, R=0 кезінде тура кірістері бар RS-триггердің логикалық 1 кү йіне ауысуы болады, ал логикалық 0 кү йіне S=0, R=1 кезінде ауысады жә не S кірісі орнату кірісі деп аталады, ал R кірісі – тасталу (сброс). S=R=0 кезінде триггер 1 бит ақ парат сақ тайды, ал S=R=1 комбинациясы – триггер белгісіздік кү йінде болғ андық тан тыйым салынғ ан. Терістетілген кірістері бар RS-триггер барлығ ын керісінше жасайды.

JK-триггер кірістік ақ параттық сигналдарғ а тек тікбұ рышты импульстардың С синхронизация кірісіне келген кезде ғ ана жауап қ айтарады. JK-триггердің ауысуы J=S жә не K=R комбинацияларын қ абылдай отырып, RS-триггердегі тура кірістері сияқ ты болады, бірақ J=R=1 комбинациясынан бө лек, себебі бұ л комбинация кезінде триггер синхроинпульс келген кезде теріс кү йге ауысады, себебі былай Т-триггер жұ мыс істейді. Бұ л JK-триггердің қ ұ рылу ә дісінен T-триггердің қ ұ рылу ә дісінің пайда болуы.

D-триггер D кірісінен шығ ысына С синхронизация кірісі берген кезекті синхроимпульстің келуіне дейін ақ параттық сигналдың ө туін тоқ тата алады.

Триггерлерді тізбектей жалғ ау арқ ылы регистрелер мен екілік есептегіштер сияқ ты типтік тізбекті қ ұ рылғ ыларды жинаса болады. Бірінші жағ дайда D-триггер, ал екіншісінде Т-триггер қ олданылады.

Регистрлер жазу, сақ тау жә не ақ паратты екілік код саны тү рінде шығ аруғ а арналғ ан. Жаң а ақ паратты регистрге ең гізу жазу деп аталады, оны шығ ару – есептеу, ал нө лдік кү йіне орнату – тастау (сброс). Егер жазу мен есептеу параллель жү ргізілсе, яғ ни барлық разрядтарымен бірдей, онда регистр параллелді деп аталады. Бұ л регистрлердің артық шылығ ы – жоғ ары жылдамдық пен жұ мыс істеу. Уақ ыт аралығ ында код тізбектей жазылып жә не есептелетін болса, яғ ни разряд артынан разряд, онда ол тізбектей. Осындай регистрлердің артық шылық тары – екілік ақ паратты оң ғ а немесе солғ а жылжыту мү мкіншілігі.

Сандық есептегіш екілік деп аталады, егер оның санау коэффициенті () екі модуліне тең болатын болса, яғ ни 2, 4, 8 жә не т.б. Санау коэфициенті – бұ л бастапқ ы кү йіне қ айту ү шін есептегіштің кірісіне берілетін саналатын импульстер саны. Егер болса, есептегіш екілік емес деп аталады, мұ ндағ ы n – бү тін оң сан. Қ осатын есептегіштің соң ғ ы кү йі нө лге тең, бірақ кезекті санаулы импульстің келуімен оның кү йі 1-ге арта бастайды. Алатын есептегіштің соң ғ ы кү йі -ге тең, бірақ кезекті санаулы импульстің келуімен оның кү йі 1-ге кеми бастайды. Реверсивтік есептегіштер қ осу да, алу да режимінде жұ мыс істей алады.

Регистр мен есептегіштердің типтік тү рлерін ә детте сандық микросұ лбалар тү рінде шығ арады. Типтік регистрлерді немесе есептегіштерді логикалық элементтер мен триггерлердің базасында синтездеуге болады. JK-триггері = 3 болатын базасындағ ы синхронды есептегіштің синтезін мысал ретінде қ арастырайық.

1. = 3 синхронды есептегіш екі JK-триггерден тұ ратын екілік есептегіш негізінде қ ұ рылады. Себебі

n = ] log [ = ] log 3 [» 2,

мұ ндағ ы n – есептегіштегі триггерлер саны;

]log [ - ү лкен бү тін санғ а дейін жинақ талғ ан екілік логарифм.

2. Есептегіштің артық кү йлерінің саны М =2² – = 4 – 3 = 1 тең, мұ ндағ ы: 2² - екілік есептегіштің тұ рақ ты кү йлерінің саны.

3. 9-суретте есептегіштің ауысымының графы мен JK-триггердің ауысымының матрицасының тү рі кө рсетілген.

Ауысым тү рі Кіріс сигналдар

0 0 0 Ф

0 1 1 Ф

11 - артық кү й(*) 1 0 Ф 1

Ф – факультативті кү й 1 1 Ф 0

9-сурет – есептегіштің ауысымдар графы жә не JK-триггердің ауысымдарының матрицасы

4. Граф пен матрицағ а сә йкес 3-кестені қ ұ рамыз.

3-кесте

Q2	Q1	J2	K2	J1	K1
K2 = K1 = 1 0			Ф		Ф
			Ф	Ф
		Ф			Ф

5. 3-кестеде алынғ ан қ оздыру функцияларын 10-суретте кө рсетілген Карно екі картасы арқ ылы минимизациялаймыз.

0 1 0 1

0 0 1 11

1 1

10-сурет – тө рт торғ а Карно карталары

6. 11-суретте синтезделетін есептегіштің минимизацияланғ ан логикалық функциялар негізінде алынғ ан жү зеге асыру схемасы кө рсетілген.

1

Q₂

Рисунок 11 – Схема недвоичного счетчика