Уравнение, описывающее работу JK-триггера

Q⁺ = (7.2)

На базе этого триггера можно построить много различных триггеров, поэтому его называют универсальным триггером. Например, подавая на входы J, K, C нули и, используя входы S и R, как информационные получим асинхронный RS-триггер.

В интегральном исполнении выпускаются только динамические JK-триггеры.

Широко используется другой тип синхронного триггера – D-триггер. Он имеет два входа - информационный D и синхронизирующий C.

Рисунок 7.3 а) Рисунок 7.3 б) Рисунок 7.3 в)

Статический D-триггер функционирует по следующему алгоритму. При активном уровне сигнала на синхронизирующем входе С (чаще всего это высокий уровень) информация со входа D передается на выход. При неактивном уровне сигнала на синхронизирующем входе состояние выхода не меняется при изменении информационного сигнала. На выходе будет сохраняться та информация, которая была на входе D в момент смены сигнала на синхронизирующем входе с активного на неактивный. Условное обозначение такого триггера показано на рисунке 7.3 а). Он выпускается в интегральном исполнении. В литературе его иногда называют триггер “защелка”.

Другая разновидность D-триггера – динамический D-триггер. Алгоритм его работы следующий. В момент отрицательного (положительного) перепада на синхронизирующем входе C сигнал с информационного входа D переписывается на выход и хранится там до следующего отрицательного (положительного) перепада. Полярность перепада зависит от внутренней схемы и указывается в описании триггера и на его условном обозначении.

Уравнение работы динамического D-триггера

(7.3)

D-триггер можно построить на базе JK-триггера. Для этого надо положить, что . Если это подставить в уравнение (7.2), то получится выражение (7.3). Схемная реализация показана на рисунке 7.3 в). Динамические D-триггеры выпускаются в интегральном исполнении. Примером может служить

микросхема К155ТМ2. Она содержит два независимых D-триггера, управля-

емых перепадом 0, 1. У каждого из них есть асинхронные инверсные входы установки S и R, которые имеют приоритет перед другими входами.

Рисунок 7.4 а) Рисунок 7.4 б) Рисунок 7.4 в

В делителях частоты и счетчиках используется Т-триггеры. В интегральном исполнении они не выпускаются, т.к. легко могут быть созданы из JK- и D-триггеров. Если в уравнении (7.2) положить , получится выражение

(7.4)

которое описывает работу Т-триггера. У него информационным входом будет объединенный J и K, который обозначают буквой Т. Т-триггеры бывают синхронные и асинхронные.

Алгоритм работы синхронного Т-триггера. Если в момент перепада 1, 0 (0, 1) на синхронизирующем входе, на информационном входе Т сигнал высокого уровня, выходной сигнал меняет свой уровень на противоположный, а если на информационном входе сигнал низкого уровня, то выходной сигнал не меняется. Схемная реализация синхронного Т-триггера на базе JK-триггера показана на рисунке 7.4 а)

У асинхронного Т-триггера всего один вход, который обозначают Т. Триггер еще называют “счетным”. Он работает следующим образом. При появлении переключающего перепада 1, 0 (0, 1) на входе Т уровень выходного сигнала изменяется на противоположный. Асинхронный Т-триггер можно

получить из JK-триггера, подав на входы J и K единицу, а синхронизирующий вход C считать информационным Т. Получится схема, показанная на рисун -

ке 7.4 б). Асинхронный Т-триггер также получится, если у динамического D-триггера выход соединить со входом D, а на вход С подавать информацию. Схема такого триггера представлена на рисунке 7.4 в). Уравнение асинхронного триггера можно получить из (7.2), полагая J = K = 1 или из (7.3), полагая D = . В обоих случаях оно имеет вид

Из всех рассмотренных триггеров самым быстродействующим является асинхронный RS-триггер. Синхронные RS и D-триггеры уже менее быстродействующие, т.к. сигналы проходят большее число элементов. Наименьшим быстродействием обладают динамические JK и D-триггеры. Но у асинхронных триггеров есть большой недостаток - они не свободны от “гонок” и имеют низкую помехоустойчивость. В этом отношении динамические J и K-триггеры имеют преимущество, т.к. у них сбой может возникнуть, если помеха появится лишь в момент переключающего перепада.

У статических триггеров помеха может попадать с входа на выход, когда на синхронизирующем входе уровень сигнала активный. У некоторых динамических триггеров, которые переключаются перепадом 1, 0, при единичном уровне сигнала на входе С, при определенных условиях некоторые помехи тоже проникают на выход или запоминаются во входной цепи, а в момент перепада на входе С влияют на выходной сигнал. Поэтому у таких триггеров запрещается изменение сигналов на информационных входах при единичном уровне сигнала на синхронизирующем входе.

В цифровых схемах триггеры, как самостоятельные элементы, используются для хранения полученных от логических схем сигналов. Они входят, как составная часть, в любой цифровой автомат. На их основе строят многие, как типовые (счетчики, делители частоты, регистры, формирователи импульсов и т.д.), так и не типовые функциональные узлы.