Студопедия

Главная страница Случайная страница

Разделы сайта

АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатикаИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханикаОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторикаСоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансыХимияЧерчениеЭкологияЭкономикаЭлектроника






Порты микроконтроллера






Порты Р0-Р3 предназначены для организации обмена данными между микроконтроллером и внешними устройствами.

Кроме того, все порты имеют целый ряд дополнительных функций.

Порт Р0 (Р0.0-Р0.7):

- при работе с внешней памятью программ или данных в начале цикла обращения через Р0 выводятся младшие разряды адреса, затем по этим линиям передается байт данных;

- при программировании микросхемы (записи программы во внутреннюю память программ) и проверке через линии порта Р0 производится чтение/запись данных.

Порт Р1 (Р1.0-Р1.7):

- используется для передачи младших разрядов адреса при программировании и проверке микросхемы.

Порт Р2 (Р2.0-Р2.7):

- используется для передачи старших разрядов адреса при работе с внешней памятью программ и внешней памятью данных;

- при программировании микросхемы (записи программы во внутреннюю память программ) и проверке через линии порта Р2 производится передача старших разрядов адреса и управляющих сигналов.

Порт Р3 (Р3.0-Р3.7). Линии порта Р3 могут быть использованы для передачи сигналов управления:

- RxD (линия Р3.0) - передача информации в последовательном коде;

- TxD (линия Р3.1) - прием информации в последовательном коде;

- INT0 (линия Р3.2) - вход внешнего сигнала прерывания 0;

- INT1 (линия Р3.3) - вход внешнего сигнала прерывания 1;

- Т0 (линия Р3.4) – вход таймера/счетчика 0;

- Т1 (линия Р3.5) - вход таймера/счетчика 1;

- WR (линия Р3.6) – сигнал ЗАПИСЬ. Формируется при передаче байта информации через порт Р0 во внешнюю память данных;

- RD (линия Р3.7) – сигнал ЧТЕНИЕ. Формируется при считывании байта через порт Р0 из внешней памяти данных.

Структура порта (для одного разряда) представлена на рис.10.

Рис.10. Структура разряда порта

 

Выходные каскады порта (реализованные на транзисторах Т1 и Т2) через мультиплексор МХ могут подключаться либо к выходу защелок, либо к внутренним шинам Адрес/данные.

Порт может работать в следующих режимах:

1.Режим передачи адреса/данных. По линии «Управление» подается сигнал логической 1. Ключ мультиплексора МХ переключается вверх, нижняя часть схемы не работает. По линии «Адрес/данные» подаются сигналы (логические 1 или 0). Если подается логическая 1, то транзистор Т1 открыт, а Т2 закрыт, выходная линия подключена к источнику питания, на выходе Р0.Х появляется логическая 1. Если подается сигнал 0, то транзистор Т2 открыт, а Т1 закрыт, выходная линия замкнута на корпус, на внешнем контакте появляется логический 0.

2. Режим вывода. По линии «Управление» поступает 0, ключ мультиплексора МХ замкнут вниз, управление транзистором Т1 недоступно. По линии «Запись» подается логическая 1, по внутренней шине в защелку поступает либо 0, либо 1. Если записывается 0, то транзистор Т2 открывается, выход Р0.Х через транзистор Т2 замыкается на корпус, на нем появляется логический 0. Для формирования на выводе состояния 1 используется внешний подтягивающий резистор R1, который обеспечивает при закрытии транзистора Т2 на выводе Р0.Х состояние 1.

3. Режим ввода. Чтение защелки. По линии «Чтение защелки» поступает логическая 1, буфер В1 открывается, состояние защелки через В1 поступает на внутреннюю шину.

4.Режим ввода. Чтение входа. По линии «Чтение входа» поступает логическая 1, буфер В2 открывается, состояние входа Р0.Х через В2 поступает на внутреннюю шину.






© 2023 :: MyLektsii.ru :: Мои Лекции
Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав.
Копирование текстов разрешено только с указанием индексируемой ссылки на источник.