АЦП с ΣΔ-модулятором 2-го порядка и цифровым фильтром на выходе

Одним из способов получения многоразрядного сигнала с высоким разрешением является использование Σ Δ -модулятора 2-го порядка совместно с цифровым децимирующим фильтром высокого порядка. Схема такого АЦП показана на рис. 5.7.

Схема включает в себя два контура Σ Δ -модулятора, включенные последовательно, т.е. выход 1-го интегратора выполняет роль входного сигнала для второго интегратора, а на вычитающие входы обоих сумматоров Σ 1 и Σ 2 подается один и тот же сигнал с выхода ЦАП. Здесь нужно отметить, что это отнюдь не означает, что токи, втекающие в эти сумматоры, будут одинаковы. Как известно, ток с выхода ЦАП стремится скомпенсировать входной ток модулятора, т.е. уменьшить заряд емкости интегратора, обусловленный величиной ошибки. Поскольку ошибки, накапливаемые каждым из интеграторов, будут, как правило, разными, то и токи, направленные на их компенсацию, будут распределяться пропорционально их величинам.

Так как интегратор представляет собой активный аналоговый ФНЧ, то характеристики его, как и у всякого фильтра, с повышением порядка должны улучшаться. Однако фильтр, используемый в качестве интегратора, вынужден работать в кране неблагоприятных условиях. Наличие в цепи обратной связи такого сугубо нелинейного элемента как квантователь (здесь имеется в виду квантователь в широком смысле, т.е. компаратор, элемент памяти и ЦАП), отклик с которого к тому же поступает на вход интегратора с задержкой на величину 1/ F _т (а для двухконтурного модулятора этот отклик к первому интегратору приходит с задержкой на величину 2/ F _т), обуславливает потенциальную нестабильность устройства. Стремление увеличить эффективность подавления шумов квантования в полосе модулирующего сигнала предполагает достаточно высокий коэффициент усиления операционного усилителя в схеме интегратора. Но для интегратора 2-го порядка высокое усиление может привести к тому, что в результате накопления большой ошибки напряжение на выходе второго интегратора в несколько раз превысит максимальную амплитуду входного сигнала. Эффективное усиление компаратора, как элемента нелинейного, обратно пропорционально величине сигнала на его входе. Если на выходе интегратора, соединенном со входом компаратора, появляется чересчур высокое напряжение, то компаратор оказывается перегружен, и его усиление падает. Причем такая ситуация сохраняется, даже если сигнал высокого уровня, ставший причиной перегрузки, уже снят. Подобная ситуация может возникнуть, в частности, из-за переходных процессов при включении питания, а также если входной сигнал в течение нескольких периодов тактовой частоты быстро увеличивался. На практике для борьбы с таким явлением предусматривают схему принудительного вывода компаратора из состояния перегрузки.

Однако радикальным методом обеспечения стабильности работы модулятора является тщательный расчет его элементов, в первую очередь – параметров интегратора, а также выбор оптимальной структуры всего устройства. Коэффициент усиления операционного усилителя с разомкнутой петлей обратной связи, как правило, выбирается вблизи значения коэффициента передискретизации K = F _т/ F _д, а постоянная времени интегрирования τ, как показывает моделирование, не должна превышать значения 1/ F _т. Большее значение τ делает работу модулятора нестабильной.

Коэффициент передискретизации K выбирается исходя из требований к уровню шумов квантования на выходе АЦП с учетом того, что основная нагрузка по устранению внутриполосного шума ложится на цифровой фильтр-дециматор, который, помимо прочего, формирует из одноразрядного потока с выхода модулятора многоразрядные отсчеты. В качестве такого фильтра чаще всего используют трансверсальный фильтр высокого порядка, обеспечивающий линейность фазовой характеристики.

В качестве примера на рис. 5.8 приведена схема АЦП с сигма-дельта модулятором 2-го порядка и цифровым фильтром-дециматором на выходе устройства. Устойчивая работа Σ Δ -модулятора достигается здесь за счет следующих мер. Прежде всего, как видно из схемы, на входе каждого из интеграторов предусматривается ослабление входного сигнала в два раза. Кроме того, рассчитанный коэффициент усиления в полосе рабочих частот интегратора выбран таким, что максимальный уровень сигнала на его выходе никогда не превышает максимального уровня входного сигнала более чем в 1, 5 раза. Коэффициент передискретизации K = 256. Устройство предназначено для работы с входным сигналом, верхняя частота которого не превышает 8 кГц, т.е. скорость Найквиста F _н = 2 f _в = 16 кГц. Следовательно, тактовая частота модулятора должна быть около 4 МГц. Разрядность выходного кода, обеспечиваемая фильтром-дециматором – 16. Реальный динамический диапазон, т.е. точность, обеспечиваемая совокупностью фильтров обоих интеграторов и цифровым фильтром на выходе АЦП – 89 дБ, что примерно соответствует разрешению в 14, 5 разрядов. Такое расхождение расчетных и реальных характеристик обусловлено в первую очередь накоплением ошибок округления при децимации в цифровом фильтре.