Регистры.

Микропроцессорные модули АСУТП нередко ведут обработку оперативной информации, ёмкость которой исчисляется килобайтами. При этом применяются БИС электронной памяти, базирующиеся на триггерных ячейках. Ёмкость ОЗУ может достигать десятков и сотен мегабайт, что предполагает наличие миллионов триггеров в составе одной БИС. Триггеры, используемые в ОЗУ, применяются не по одному, а группами, называемые регистрами.

Регистр – это электронное устройство, базирующееся на совокупности триггерных ячеек и предназначенное для хранения и преобразования помещенной в него информации, записанной в двоичном коде. Регистры различных типов являются непременной принадлежностью микропроцессоров. БИС памяти и многих других БИС. Объём информации, хранимой в регистре, составляет 1 … 4 байт. По характеру выполняемых операций регистры принято подразделять на регистры хранения, регистры сдвига и счётные регистры (счётчики).

Регистры хранения реализуют только одну, общую для регистров всех типов, функцию хранения информации в двоичном коде. Типичные регистры хранения строятся на D -триггерах. Примером простейшего регистра хранения является совокупность D -триггеров в схеме, приведённой на рис.5.12. Другим примером может служить 8-битовый (байтовый) регистр RG, приведённый на рис.5.14.

Рис.5.14. Регистр хранения RG, построенный на D -триггерах:

а) – условное обозначение; б) – схема триггерной ячейки в составе регистра

Регистр RG имеет восемь D -входов и восемь Q -выходов, усиленных усилителями мощности А (рис.5.14, б). Запись информации в регистр с входов D0 … D7 производится при STB = 1 (STB – стробирующий сигнал). Считывание информации с выходов Q0 … Q7 возможно лишь при разрешении на считывание сигналом OE = 0. Запись информации во все триггерные ячейки регистра RG производится хотя и одновременно, но независимо друг от друга, что является характерной особенностью регистров хранения.

Регистры сдвига помимо приёма, хранения и выдачи информации подобно регистрам хранения позволяют сдвигать записанную информацию, т.е. перемещать значения записанных битов информации от одной триггерной ячейки к другой, соседней, причём сдвиг информации производится одновременно во всех ячейках в одном направлении. На рис.5.15 приведена упрощённая схема регистра сдвига, по которой можно судить о том, как организуется сдвиг информации в регистрах, построенных на D -триггерах. Информация в такой регистр может поступать как в последовательном, так и параллельном коде, а сдвиг информации производится подачей единичного импульса на вход сдвига. Вход сдвига организуется путём объединения всех тактовых входов регистра.

Рис.5.15. Схема регистра сдвига (а) и его условное обозначение (б)

Поскольку все D -триггеры регистра соединены последовательно, а при подаче сигнала С = 1 информация со входа D -триггера передаётся на его выход, то при подаче единичного импульса сдвига вся информация, записанная в триггерах регистра, сдвигается слева направо на один разряд. При этом информация, хранившаяся до подачи импульса сдвига на выходе Q1, будет утрачена, если её не переписать в какое-либо другое ЗУ, включенное на выходе Q1. Информация, передаваемая в последовательном коде, подаётся в регистр сдвига через информационный вход D4. Предварительно регистр может быть очищен единичным импульсом, подаваемым на входы R установки нуля. При поступлении на вход D4 информация подаётся поразрядно, начиная с младшего разряда. После подачи тактового импульса на вход сдвига информация переписывается из каждого разряда в соседний младший.

Поразрядный сдвиг информации продолжается до тех пор, пока младший разряд слова информации не достигнет младшего разряда регистра. т.е. разряда Q1 (рис. 5.15, а). После этого информация может быть выдана через выходы Q в параллельном коде и в том же порядке, к каком она выдаётся в регистрах хранения. Таким образом, регистры сдвига преобразуют информацию из последовательного кода в параллельный необходимо при приёме информации из последовательного интерфейса, поскольку процессор, в который она далее поступает, обрабатывает информацию словами, записанными в параллельном коде.

Информация, записанная в регистре сдвига, может быть преобразована из параллельного кода в последовательный путём её последовательного считывания с выхода Q1 (см. рис.5.15) после подачи каждого импульса сдвига. Предварительно она должна быть подана в параллельном коде на входы D в том же порядке, в каком она подаётся в регистры хранения (на рис.5.15 входы параллельного ввода информации не показаны). Преобразование информации из параллельного кода в последовательный необходимо при передаче её через последовательный интерфейс. Один и тот же регистр сдвига может и принимать информацию из последовательного интерфейса, когда последний работает из последовательного интерфейса, когда последний работает в режиме приёма, и передавать её через последовательный интерфейс, когда тот работает в режиме передачи.

Сдвиг информации в регистре сдвига может производиться как слева направо (см. рис.5.15.а), так и справа налево. Перемещение информации в регистре на один разряд влево соответствует умножению на два, а вправо – делению на два. Поэтому регистры сдвига используются также для организации операций умножения и деления в процессорах.

Счётные регистры, или счётчики, отличаются тем, что помимо функций записи, хранения и выдачи информации выполняют функцию счёта поступающих на них импульсов с запоминанием результатов. Счёт импульсов может производиться как в привычной нам десятичной системе счисления (декадные счётчики), так и в двоичной системе счисления (двоичные счётчики). Двоичные счётчики являются основным типом счётчиков, поскольку декадные счётчики строятся на базе двоичных.

Упрощенная схема двоичного счётчика приведена на рис.5.16.

Рис.5.16. Схема трёхразрядного двоичного счётчика (а) и его условное обозначение (б)

На схеме видно, что двоичные счётчики строятся на Т -триггерах, соединённых последовательно так, что выход Q_i соединяется с входом T_i+1 следующего триггера (схема прямого счёта). Каждый триггер перебрасывается в единичное состояние по окончании (по заднему фронту) одного единичного импульса на его входе T_i и в нулевое состояние – по окончании следующего единичного входного импульса. Поэтому каждый последующий триггер перебрасывается в 2 раза реже предыдущего. Триггер TT3 перебросится в единичное состояние (Q₃ = 1) после прохождения четырёх единичных импульсов на входе T1 и вернётся в нулевое состояние (Q₃ = 0) после прохождения восьми импульсов на том же входе. Тогда же вернутся в исходное нулевое состояние и остальные триггеры счётчика. Таким образом, счётчик, представленный на рис.5.16, может обеспечить счёт до восьми импульсов, а состояние его триггеров будут соответствовать числам от нуля (000) до 7 (111) в двоичной системе счисления. В целом же ёмкость двоичного счётчика составляет 2ⁿ, если n – это число счётных триггеров в его составе.

Счётчик, построенный по схеме, представленной на рис.5.16, - это счётчик прямого счёта, или суммирующий счётчик. После прихода каждого входного импульса на вход Т1 число, записанное в таком счётчике, увеличивается на единицу. Если в счётчике соединить с входом каждого последующего триггера инверсный (а не прямой) выход предыдущего триггера, то получится счётчик обратного счёта, или вычитающий счётчик. После прихода каждого входного импульса записанное в нём число уменьшается на единицу. С помощью логических микросхем, установленных между триггерами счётчика для изменения порядка прохождения управляющих импульсов от одного триггера к другому, можно получить реверсивный счётчик, который может работать в режиме как сложения, так и вычитания поступающих импульсов.

Счётчики широко применяются для организации счёта операций в рамках технологического цикла, счёта циклов вычислений в порядке выполнения управляющих программ и при моделировании, для образования последовательностей адресов команд и адресов ЗУ при программировании микропроцессорных устройств. Особую группу счётчиков образуют таймеры, которые производят счёт единиц поступающих в них сигналов времени вплоть до завершения отсчёта заданного временнó го интервала. Таймеры являются аналогами электромагнитных реле времени.

При рассмотрении различных регистровых схем (см. рис.5.14 … 5.16) мы убедились, что в их основе лежат простые цепочки триггеров, из которых, как из кирпичиков, складываются конструкции различных регистровых структур. Применяемые в регистрах типы триггеров, подробный анализ которых произведён в вопросе 5.6.2, идеально пригодны для применения именно в регистрах. По указанным причинам нет необходимости составлять таблицы переходов и таблицы выходов для рассмотренных регистровых схем, так как их структура непосредственно строится из триггеров и связующих простых логических цепей.

Полный логический анализ с использованием таблиц переходов и таблиц выходов следует применять лишь при необходимости уточнённого анализа и синтезом новых, оригинальных конструкций управляющих устройств. При этом обычно не удаётся сразу полностью предусмотреть весь необходимый набор состояний и переходов нового устройства, так что процесс проектирования идёт от эвристической гипотезы к окончательному решению через ряд последовательных приближений. Нормальный процесс проектирования включает в себя широкое использование типовых конструкций логических элементов, арифметических и запоминающих устройств – от простейших логических ячеек до микропроцессорных наборов.