Схемная реализация комбинационных схем на логических элементах.

Логическими элементами называются микросхемы малой степени интеграции, реализующие простейшие логические функции двух – четырёх аргументов. Наиболее распространены логические элементы, реализующие логические элементы, И (рис.5.5, а), ИЛИ (рис.5.5, б), И – НЕ (рис.5.5, в) и ИЛИ – НЕ (рис.5.5, г). К логическим элементам относятся также микросхемы, реализующие последовательностные алгоритмы (например, триггеры), но они будут рассмотрены далее.

Рис.5.5. Схемные обозначения логических элементов

И (а), ИЛИ (б), И-НЕ (в), ИЛИ-НЕ (г).

Логические элементы И реализуют функцию логического умножения (конъюнкцию). Это означает, что выходной сигнал схемы И равен единице только в том случае, когда все её входные сигналы равны единице. Логический элемент И называется также схемой совпадения.

Логические элементы ИЛИ реализуют функцию логического сложения (дизъюнкцию), т.е. сигнал на выходе схемы ИЛИ равен нулю только тогда, когда все входные сигналы равны нулю.

Логические элементы И-НЕ реализуют функцию инверсии логического произведения (функцию Шеффера), а элементы ИЛИ-НЕ – функция инверсии логической суммы (функцию Пирса). Таким образом, если логическое произведение равно единице, то элемент И-НЕ выдаёт нулевой сигнал на своём выходе; если логическая сумма равна единице, то элемент ИЛИ-НЕ также выдаёт нулевой сигнал. В противном случае на выходах элементов данного типа формируется единичный сигнал (см. табл.П.4.1 приложения 4).

В одном корпусе микросхемы обычно имеется четыре логических схемы – на два входа каждая, либо три схемы – на три входа каждая, либо две схемы – на четыре входа каждая независимо от вида элементарных логических функций, которые данные микросхемы реализуют. Если не все входы логической схемы используются в проектируемом устройстве, то неиспользуемые входы следует объединять с используемыми. Так, для реализации функции инверсии необходимо объединить все входы схемы И-НЕ (рис.5.6, а). Тогда получим:

Y = X X = X.

Если две схемы И-НЕ соединить последовательно, как показано на рис.5.6, б, то вторая схема инвертирует инверсию логического произведения, полученного по первой схеме, так что на выходе второй схемы получим само логическое произведение.

Рис.5.6. Реализация базовых логических функций на элементах И-НЕ:

а) – инверсия; б) – логическое произведение; в) – логическая сумма

Если же на вход схемы И-НЕ подать инверсии интересующих нас сигналов (рис.5.6, в), полученных предварительно с помощью схемы И-НЕ, то на выходе получим логическую сумму исходных сигналов согласно закону Де Моргана (см. вопрос П.4.3 приложения 4). Таким образом, с помощью элементов И-НЕ можно реализовать все базовые функции булевой алгебры, а, следовательно, любые логические функции. Так же универсальны и элементы ИЛИ-НЕ. Элементы других типов, которые при наличии элементов И-НЕ или ИЛИ-НЕ не являются обязательными для реализации алгоритмов управления, имеют, как правило, специальное назначение. Так, элементы И (см. рис.5.5, а) обычно являются усилительными элементами. Их допустимый выходной ток достигает 100 мА, в то время как обычные логические элементы имеют допустимый выходной ток до 5 мА.

Пример 5.1. Реализовать на логических элементах преобразователь кода, логические функции которого отображаются формулами (5.2) … (5.5). Один из возможных вариантов схемы приведён на рис.5.7.

Выходные сигналы датчика положения должны быть, прежде всего, инвертированы, чтобы их можно было подать во входные цепи преобразователя как в прямом, так и в инверсном виде. Соответственно в левой части схемы (рис.5.7, а) показано, как входные сигналы X1, X2, X3 и X4 инвертируются на логических элементах D1/1, D1/2, D1/2 и D1/4, реализующих функцию И-НЕ в составе микросхемы D1.

Схема, производящая непосредственное преобразование кода Грея, в котором работает датчик положения, в прямой арифметический двоичный код, удобный для использования в УВМ, приведена на рис.5.7, б. При построении схемы были учтены возможности использования отдельных её цепей, реализующих функцию Y4, для реализации отдельных заданных функций. Такие возможности видны при сравнении логических формул, реализующих заданные функции. Так, при сравнении выражений (5.5) и (5.6) видно, что у функции Y4 и Y2 и имеют общие члены:

X1 X3 + X1 X3 и X2 X4,

а у функции Y1 согласно выражению (5.2) можно выделить кроме X2 X4 ещё и инверсное ему выражение:

X2 + X4 = X2 X4.

Рис.5.7. Схема преобразователя кода

на логических элементах:

а) – входные инверторы D1;

б) – схема преобразования кода Грея

Реализация самой функции Y4 значительно упростилась, поскольку было принято во внимание, что если обозначить:

a = X1 X3 + X1 X3; b = X2 X4 + X2 X4,

то окажется, что:

a = X1 X3 + X1 X3; b = X2 X4 + X2 X4.

Поэтому достаточно реализовать функции a и b по приведённым формулам, а выражения a и b, необходимые, как видно из формулы (5.5), для реализации функции Y4, получить путём простой инверсии.

Функция a реализована на элементах И-НЕ D2/1, D2/2 и D3/1. На выходах D2/1 и D2/2 получены соответственно инверсии X1 X3 и X1 X3 произведений входных сигналов X1 и X3, а также X1 и X3. На выходе D3/1 получена, в свою очередь, инверсия произведений входных сигналов схемы D3/1, т.е. получено:

a = X1 X3 * X1 X3 = X1 X3 + X1 X3.

Аналогично на выходе D3/4 получено:

b = X2 X4 * X2 X4 = X2 X4 + X2 X4.

На выходах элементов D3/2 и D5/1, на входы которых поступают сигналы b и a, получены соответственно сигналы b и a. С учётом того, что из формулы (5.5) следует:

Y4 = ab + ab,

реализуем функцию Y4 аналогично тому, как ранее реализовали функции a и b. Однако на выходе структуры, реализующей функцию Y4, ставим вместо элемента И-НЕ усилительный элемент И (элемент D6). Поэтому на первом выходе D6 получаем Y4. Аналогично на втором сверху выходе D6 получаем Y3, подав на его вход сигнал X4, в то время как Y3 = Y4.

Инверсные сигналы на выходах нашей схемы позволяют организовать индикацию посредством сигнальных ламп. Действительно, если имеет место, например, Y4 = 1, то Y4 = 0. В таком случае выходной потенциал элемента D6/1 близок к нулю и к лампочке HL4 приложено почти всё напряжение питания. Следовательно, при Y4 = 1 лампочка HL4 будет светиться. Будут светиться в аналогичных условиях и остальные сигнальные лампочки. Если же необходимо получить на выходах схемы проектируемого преобразователя прямые сигналы Y_i, то полученные сигналы Y_i следует дополнительно инвертировать.

Функция Y2 легко реализуется посредством функции a, если обратить внимание на то, что выражение (5.6) преобразуется к виду:

Y2 = X2 X4 + aX4.

При реализации функции Y2 инверсию произведения X2 X4 берём с выхода D2/3, а инверсию произведения aX4 формируем на выходе элемента D4/2. Затем формируем выходной сигнал Y2 на первом выходе элемента D7 аналогично тому, как формировался выходной сигнал Y4 на первом выходе D6.

Реализация функции Y1 проводится аналогично, но с учётом того, что выходной сигнал элемента D2/3 – это:

X2 X4 = X2 + X4,

а инвертируя его на элементе D4/1, получаем X2 X4.

Преобразователь кода в том виде, в котором он представлен на рис.5.7, не обеспечивает одновременности преобразования входных сигналов X_i в выходные сигналы Y_i. Так, при изменении значения входного сигнала X1 значение выходного сигнала Y1 изменится быстрее, чем значения Y2 и Y4: сигнал с входа X1 достигает выхода Y1, пройдя три последовательно соединённых элемента (D1/1, D4/4, D7/2), а выхода Y2, например, он достигает, пройдя пять элементов (D1/1, D2/2, D3/1, D4/2 и D7/1). Это явление называется гонкой импульсов и приводит, если ему не противодействовать, к появлению кратковременных ложных сигналов на выходах и сбоям в работе системы управления.

Наиболее действенное средство борьбы с гонкой импульсов – переход от асинхронного способа управления к синхронному. При асинхронном способе управления сигналы обратной связи принимаются в произвольные моменты времени, по мере их поступления и изменения, а при синхронном способе управления приём сигналов обратной связи производится в определённые промежутки времени, называемые временем считывания. Эти промежутки времени задаются в виде определённого количества тактов тактового генератора, определяющего временные интервалы всего технологического цикла. При синхронном управлении считывание информации с выходов преобразователя кода производилось бы только во время подачи на синхронизирующий вход С1 (рис.5.7, б) единичных сигналов.

Предполагается, что ко времени считывания переходные процессы в преобразователе кода должны быть завершены, что обеспечивает однозначность считываемой информации. Чтобы получалось действительно так, преобразователь кода должен работать по схеме последовательного, а не комбинационного устройства управления.