Идентификация модулей

Для автоматической идентификации наличия и типа установленного модуля применяются различные методы, основанные на считывании конфигурацион­ной информации с модуля (параллельная или последовательная идентификация) или «исследовании» свойств модуля во время начального тестирования по вклю­чении питания.

Метод параллельной идентификации начал применяться с модулями SIPP и SIMM-30 фирмы IBM. В интерфейс этих модулей были введены два дополнитель­ных вывода, и по заземленным (на модуле) сигналам системная плата могла рас­познать наличие и объем установленной памяти. В SIMM-72 для идентификации предназначались 4 вывода (для ЕСС-модулей — 5), которые должны были нести информацию об объеме, быстродействии и типе применяемой памяти. Этот ме­тод не выдержал натиска новых типов памяти, поскольку описать их важнейшие

7, 1. Динамическая память_____________________________________________ 255

параметры четырьмя битами невозможно. В SO DIMM-72 используют 7 бит, в DIMM-168 первого поколения — 10, что тоже не решает проблем.

Новые модули памяти — DIMM-168 второго поколения, SO DIMM-144, DIMM-184 используют последовательную идентификацию (Serial Presence Detection). На модуль устанавливается микросхема специальной энергонезависимой памяти с последовательным доступом по двухпроводному интерфейсу 1²С, хранящая исчер­пывающую конфигурационную информацию. Формат конфигурационных данных стандартизован JEDEC, из доступных 256 байт под параметры пока определены только первые 32 и еще 32 зарезервированы, 64 байта отданы под информацию производителя (табл. 7.6). Основные параметры описываются в явном виде, на­пример, временные — в наносекундах, количество бит адреса задается числами. Интерфейс 1²С позволяет легко объединять его сигналы со всех модулей, что существенно проще, чем коммутация 4-10 линий параллельной идентификации. На разъем модулей DIMM-168 выведены 3 бита адреса SA[0: 2], что позволяет раз­водкой этих выводов адресовать до восьми модулей с объединенными линиями синхронизации и данных. При необходимости расширения следующие восемь мо­дулей потребуют от контроллера (чипсета) еще только одной двунаправленной или выходной линии. Адрес в SO DIMM-144 фиксирован, так что двухпроводный интерфейс позволяет опрашивать только один модуль, а каждый следующий мо­дуль потребует по одной дополнительной линии.

Байты 128-255 конфигурационной памяти свободны. Эту область в принципе можно занимать для пометки компьютера (точнее, модуля памяти) с целью при­вязки программного обеспечения к конкретному экземпляру PC. Однако при не­осторожном использовании модулей с микросхемами без защиты от модификации случайная запись в ячейки 0-127 может привести к недоступности модуля памя­ти. «Оживить» его можно будет только записью корректных данных.

Таблица 7.6. Назначение байт последовательной идентификации Байт Назначение

Стандартизованная информация о микросхеме

0 Число записанных байт конфигурационной памяти

1 Разрядность адреса микросхемы Serial PD (определяет объем конфигурационной
памяти: 1—2 байта, 2 — 4 байта, ODh — 8 Кбайт)

2 Тип памяти: 00 — резерв, 01 — Std FPM, 02 — EDO, 03 — Pipelined Nibble (BEDO),
04 —SDRAM

3 Количество бит адреса строк в банке 1 (биты 0-3) и банке 2 (биты 4-7) по модулю 16
(О — не определено, 1 — 1 или 16, 2 — 2 или 17 и т. д.) Если банки одинаковые,

то биты 4-7 нулевые

4 Количество бит адреса столбцов (аналогично предыдущему)

5 Количество банков (рядов микросхем)

6-7 Разрядность данных с учетом контрольных бит (если менее 255, байт 7 — 0)

8 Уровень напряжения интерфейса: О — 7TL/5B, 01 —LVTTL (не допускает 5 В), 02 — HSTL 1.5, 03 — SSTL 3.3, 04 — SSTL 2.5

продолжение^

256________________________________ Глава 7. Интерфейсы электронной памяти

Таблица 7.6 (продолжение)
Байт Назначение________________________________________________________________

9 Для DRAM — RAS Access time (в наносекундах). Для SDRAM — минимальное время
цикла (Tclk) для максимального значения CL (десятые доли не в BCD-коде)

10 Для DRAM — CAS Access time (в наносекундах). Для SDRAM — время доступа
относительно тактового импульса (Тас) аналогично предыдущему

11 Схема контроля: 00 — Non-Parity, 01 — Parity, 02 — ЕСС

12 Частота (тип) регенерации: 00 — Normal (распределенный цикл 156 мкс),

01 — Reduced 0.25х (39 мкс), 02 — Reduced 0.5х (78 мкс), 03 — Extended 2x (313мкс), 04 — Extended 4x (625 мкс), 05 — Extended 8x (125 мкс). Бит7 является признаком саморегенерации (биты 6: 0 кодируют те же периоды)

13 Разрядность микросхем основной памяти, бит. Бит 7 равен 1, если имеется второй
банк с удвоенной разрядностью микросхем. Если банк один или оба банка одинаковы,
бит 7 равен О

14 Разрядность микросхем контрольных разрядов, бит (аналогично)

15-30 Детальное описание временных и организационных параметров SDRAM

31 Объемы банков (рядов микросхем): битО —4 Мбайт, бит 1—8 Мбайт, бит7 — 512 Мбайт,

единичное значение устанавливается в одном или нескольких (двух) битах 32-35 Время предварительной установки и удержания входных сигналов 36-61 Резерв

62 Ревизия SPD (две BCD-цифры)

63 Контрольная сумма байт 0-62 по модулю 256
Информация изготовителя

64-71 Идентификатор производителя по JEDEC

72 Код страны производителя

73-90 Код изделия (ASCII)

91-92 Код модификации

93-94 Дата изготовления (wwyy — неделя, год)

95-98 Серийный номер

99-127 Специальные данные изготовителя

126 Спецификация частоты (для Intel) DIMM SDRAM. Частота 66 МГц задается кодом 66п,
более высокие значения — числом МГц (100 = 64h)

127 Детализация для SDRAM 100 МГц (для Intel)

Модули SIMM-30, SIPP, SIMM-72

Модули SIMM (Single In-Line Memory Module) и SIPP (Single In-Line Pin Package) представляют собой небольшие печатные платы с односторонним краевым разъемом. Контактами модулей SIMM являются позолоченные (или покрытые специальным сплавом) площадки, расположенные на обеих поверхностях вдоль одной из сто­рон. Слово Single (одиночный) в названии подразумевает, что пары площадок на обеих сторонах эквивалентны (электрически соединяются между собой). У малорас­пространенных модулей SIPP контакты штырьковые (pin — иголка); эти контакты при необходимости можно припаять к площадкам модулей SIMM (такие контакты

7.1. Динамическая память_____________________________________________ 257

когда-то даже продавались в комплекте с модулями SIMM). Модули SIPP оказа­лись непрактичными — их контакты не выдерживают транспортировки и много­кратной установки.

На модулях смонтированы микросхемы памяти в корпусах SOJ или TSOP, их адресные входы объединены. Количество и тип микросхем определяются требуемой разрядностью и объемом хранимых данных. Архитектура модулей обеспечивает возможность побайтного обращения, что существенно для записи (byte-write); выбор байт производится отдельным входом CAS# для каждого байта. Распростра­ненные модули имеют напряжение питания 5 В, их параметры приведены в табл. 7.7.

Таблица 7.7. Организация модулей SIMM

По логической организации различают односторонние и двусторонние модули.
У «односторонних» модулей микросхемы смонтированы на одной (передней)
поверхности, у «двусторонних» двойной комплект — два банка — микросхем смон­тирован на обеих сторонах платы. Эти названия не совсем точны, но имеют проч­ные позиции и иностранное происхождение (single side и double side). Часто встре­чаются модули, у которых на второй стороне смонтировано несколько микросхем, дополняющих набор первой стороны до требуемой разрядности (чаще там разме­щаются контрольные биты). Такие модули являются логически односторонними. У «истинно двусторонних» на обеих сторонах обычно симметрично расположе­ны одинаковые комплекты микросхем.

«Короткие», или SIMM 30-pin, модули SIMM (старый тип) имеют 30 печатных выводов (рис. 7.11) и однобайтную организацию. Разводка выводов у модулей фирмы IBM (для компьютеров IBM PS/2) отличается от общепринятых стандарт­ных. Различия делают несовместимыми модули с объемом более 1 Мбайт: моду­ли IBM могут быть двусторонними (2 Мбайт), стандартные — только односто­ронними. Малораспространенные модули SIPP имеют 30 штырьковых выводов и совпадают по разводке со стандартными модулями SIMM 30-pin (SIMM-30). Применение однобайтных модулей особенно в 32-битных системных платах сильно сковывает свободу выбора объема памяти. Назначение выводов SIMM-30 и SIPP приведено в табл. 7.8.

Глава 7. Интерфейсы электронной памяти

Рис. 711. Модули SIMM-30

Таблица 7.8. Назначение выводов модулей SIPP и SIMM 30-pin

¹ STD-стандартный SIMM (SIPP).

² IBM - SIMM фирмы IBM.

«Длинные», или SIMM 72-pin (SIMM-72), модули SIMM имеют 72 печатных вы­вода (рис. 7.12, табл. 7.9) и 4-байтную организацию с возможностью независимо­го побайтного обращения по сигналам CASx#. По сигналам выборки строк биты данных делятся на два слова, DQ[0: 15] выбираются сигналом RASO# для первого банка и RAS1 # для второго, DQ[ 16: 31] выбираются соответственно сигналом RAS2* и RAS3*. В односторонних модулях (1, 4, 16, 64 Мбайт — 1 банк) используется толь­ко одна пара сигналов выборки RASO* и RAS2#, в двусторонних (2, 8, 32 Мбайт — 2 банка) — две пары сигналов RAS#. Заметим, что использование всеми модулями обеих дар линий RAS# поддерживается не всеми системными платами. Конт­рольные биты модулей с паритетом по выборке приписываются к соответству^1-ющим байтам, в ЕСС-модулях возможны различные варианты. Модули без пари-тета имеют разрядность 32 бит, с паритетом — 36 бит, модули ЕСС — 36 или 40 бит. Модули ЕСС-36 и ЕСС-40 (ECC-optimised) не допускают побайтного обращения и существенно отличаются от 32-битных и паритетных модулей.

7, 1. Динамическая память

Рис. 7.12. Модули SIMM-72

Таблица 7.9. Назначение выводов модулей SIMM 72-pin

продолжение^

Глава 7. Интерфейсы электронной памяти

Таблица 7.9 (продолжение)

Контакт Назначение для модулей х32, Parity/ECC¹

Контакт Назначение для модулей х32, Parity/ECC¹

¹ Модули ECC различных производителей могут отличаться по назначению выводов. Некоторые моду­ли по выводам совпадают с паритетными, но могут различаться по связям контрольных бит с сигнала­ми RASx# и CASx#.

² Могут существенно отличаться по назначению у модулей ЕСС. Сигналы DQ[36: 39] имеются только в модулях ЕСС-40. В скобках приведены назначения выводов модулей фирмы IBM.

Сигналы модулей SIMM (табл. 7.10) в основном совпадают с сигналами микро­схем динамической памяти. Для идентификации модулей предназначены сигна­лы PD[1: 5]. По заземленным (на модуле) сигналам системная плата может распо­знать быстродействие (тип) и объем установленной памяти. Стандарт JEDEC для SIMM-72 определяет следующее назначение выводов (0 — заземлен, 1 — свободен):

♦ сигналы PD[1: 2] (контакты 67, 68) — объем памяти модуля, Мбайт: 00=4, 11=8, 01=16, 10=32;

♦ сигналы PD[3: 4] (контакты 69, 70) - время доступа, не: 00=100, 10=80, 01=70, 11=60;

♦ сигнал PD5 может являться признаком ЕСС-модуля (заземленный контакт).

Таблица 7.10. Сигналы модулей SIMM Сигнал Назначение

MAi Multiplexed Address — мультиплексированные линии адреса. Во время спада сигнала RAS# на этих линиях присутствует адрес строки, во время спада CAS# — адрес столбца. Модули SIMM объемом 16 Мбайт могут быть с симметричной (square — квадратной) организацией — 11 бит адреса строк и 11 бит адреса колонок или асимметричной — 12x10 бит соответственно

DQx Data Bit — биты данных (объединенные входы и выходы) PQx Parity Bit — бит паритета х-го байта

PB-ln, Parity Bit Input, Output — вход и выход микросхемы бита паритета (для SIPP PB-Out и SIMM-30). Для хранения паритета в этих модулях всегда используются микросхемы

с однобитной организацией, у которых вход и выход разделен. Обычно эти контакты

на модуле соединены

WE# Write Enable — разрешение записи. При низком уровне сигнала во время спада CAS# выполняется запись в ячейку. Переход WE# в низкий уровень и обратно при высоком уровне CAS# переводит выходной буфер EDO DRAM в высокоимпедансное состояние

RASx# Стробы выборки строк. Сигналы RASO* и RAS1 # используются соответственно для бит [0: 15] и [16: 31] первого банка, RAS1#nRAS3#— для бит [0: 15] и [16: 31] второго банка

7.1. Динамическая память_____________________________________________ 261

Таблица 7.10. Сигналы модулей SIMM Сигнал Назначение

CASx# Стробы выборки столбцов, отдельные для каждого байта: CASO# — DQ[0: 7], PQO;

CAS1# — DQ[8: 15], PQ1; CAS2# — DQ[16: 23], PQ2; CAS3# — DQ[24: 31], PQ3. В ECC-модулях возможно обращение только ко всему модулю по сигналам CASO* и CAS1 #

CAS- Строб выборки столбцов для контрольных разрядов (редко используемый вариант)

Parity*

ОЕх# Output Enable — разрешение открытия выходного буфера. Эти выводы на системной плате обычно соединяются с логическим нулем, а для управления буфером используются сигналы RAS#, CAS# и WE#. На некоторых модулях SIMM могут отсутствовать

PD[1: 5] Presence Detect — индикаторы присутствия (обычно не используются) N.C. No Connection — свободный вывод

Модули DIMM-168 и DIMM-184

Модуль памяти DIMM-168 (Dual-In-line-Memory Module) имеет 168 независимых печатных выводов, расположенных с обеих сторон (контакты 1-84 — с фронтальной стороны, 85-168 — с тыльной). Разрядность шины данных — 8 байт, организация рассчитана на применение в компьютерах с четырех- и восьмибайтной шиной данных. Конструкция и интерфейс модулей соответствует стандарту JEDEC 21-С. Модули устанавливаются на плату вертикально в специальные разъемы (слоты) с ключевыми перегородками, задающими допустимое питающее напряжение и тип (поколение) применимых модулей. Модули выпускаются для напряжения пита­ния 3, 3 и 5 В. Вид модулей и сочетания ключей представлены на рис. 7.13. Тол­щина модулей с микросхемами в корпусах SOJ не превышает 9 мм, в корпусах TSOP - 4 мм.

По внутренней архитектуре модули близки к SIMM-72, но имеют удвоенную раз­рядность и, соответственно, удвоенное количество линий CAS#. Также удвоено число сигналов разрешения записи и разрешения выходных буферов, что позво­ляет организовывать модули в виде двух 4-байтных банков с возможностью их чередования (Bank Interleaving). Модули могут иметь разрядность 64, 72 или 80 бит, дополнительные разряды 72-битных модулей организуются либо по схеме контроля паритета (приписываясь к соответствующим байтам), либо по схеме ЕСС; 80-битные — только по схеме ЕСС.

Модули DIMM первого поколения (по IBM) были ориентированы на асинхрон­ную память (FPM, EDO и BEDO); по архитектуре они напоминают SIMM-72. В модулях применяется параллельная идентификация — параметры быстро­действия и объема передаются через 8 буферизованных выводов идентификации (Presence Detect pins). Модули первого поколения не получили широкого рас­пространения, поскольку не принесли принципиальных новшеств в подсистему памяти.

Модули второго поколения отличаются тем, что позволяют использовать микро­схемы как асинхронной (FPM и EDO), так и синхронной динамической памяти

Глава 7. Интерфейсы электронной'памяти

(SDRAM). Внешне они похожи на модули первого поколения, но обличаются ключом, не допускающим ошибочную установку. Унифицированное назначение выводов позволяет в одни и те же слоты устанавливать как модули DRAM_; так и SDRAM. Нумерация бит данных единая для всех типов организации — конт­рольные биты СВх имеют отдельную нумерацию, их наличие зависит от организации (паритет, ЕСС-72, ЕСС-80).

Рис. 7.13. Модули DIMM: а — вид модуля DIMM-168, б — ключи для модулей первого поколения, в — ключи для модулей второго поколения, г — вид модуля DIMM-184

Модули с любой организацией используют побайтное распределение информа­ционных бит по сигналам CASx# (табл. 7.11), распределение контрольных бит представлено в табл. 7.12. Младший бит адреса приходит по одной линии на все микросхемы модуля. Сигналы управления модулей SDRAM значительно отлича­ются от модулей DRAM. Исполняемая операция SDRAM определяется сигнала* ми RAS#, CAS# и WE#, синхронизируемыми по фронту соответствующих сигна­лов СКх. Назначение сигналов модулей приведено в табл. 7.13, назначение выводов модулей DRAM — в табл. 7.14, SDRAM — в табл. 7.15.

7.1. Динамическая память

Таблица 7.11. Организация информационных и управляющих сигналов для модулей DIMM-168 второго поколения

Таблица 7.12. Связь контрольных бит с управляющими сигналами для модулей DIMM-168 второго поколения

Таблица 7.13. Сигналы модулей DIMM-168 второго поколения и DIMM-184

продолжение*?

264________________________________ Глава 7. Интерфейсы электронной памяти

Таблица 7.13 (продолжение)

В модулях SDRAM вместо раздельных сигналов RAS[0: 3]# для выбора банков (рядов микросхем) используются сигналы S0#, S1#, S2# и S3#; вместо CAS[0: 7]# для выбо­ра байтов — сигналы DQMBO-DQMB7; сигналы WE2#, OEO# и ОЕ2# не используются.

7.1. Динамическая память

Глава 7. Интерфейсы электронной памяти

T_vl. Динамическая память

В модулях, начиная со второго поколения, применена последовательная идентифи­кация параметров на двухпроводном интерфейсе (PC) для чтения атрибутов (иден­тификации) из специальной конфигурационной памяти (обычно EEPROM 24С02), установленной на модулях.

168-pin Unbuffered DIMM — модули, у которых все цепи не буферизованы (од­ноименные адресные и управляющие сигналы микросхем соединены параллель­но и заводятся прямо с контактов модуля). Эти модули сильнее нагружают шину памяти, но позволяют добиться максимального быстродействия. Они предназ­начены для системных плат с небольшим (1-4) количеством слотов DIMM или имеющих шину памяти, буферизованную на плате. Модули выполняются на микросхемах DRAM или SDRAM. Высота модулей не превышает 51 мм. Объем 8-512 Мбайт.

168-pin Registered DIMM — модули синхронной памяти (SDRAM), у которых адресные и управляющие сигналы буферизованы регистрами, синхронизиру­емыми тактовыми импульсами системной шины. По виду этот тип DIMM легко отличим — кроме микросхем памяти и EEPROM на них установлено несколь­ко микросхем регистров-защелок. За счет регистров эти модули меньше нагру­жают шину памяти, что позволяет набирать больший объем памяти. Применение регистров повышает точность синхронизации и, следовательно, — тактовую час­тоту. Однако регистр вносит дополнительный такт задержки. Кроме того, на модулях может быть установлена микросхема ФАПЧ (PLL), формирующая тактовые.сигналы для микросхем памяти и регистров-защелок. Это делается для разгрузки линий синхронизации, причем в отличие от обычной буфериза­ции сигнала, вводящей задержку между входом и выходом, схема PLL обес­печивает синфазность выходных сигналов (их на выходе PLL несколько, каж­дый для своей группы микросхем) с опорным сигналом (линия СКО). Модули на 64 Мбайт могут быть и без схем PLL — в них линии СК[0: 3] разводятся прямо на свои группы микросхем памяти. Регистры могут быть переведены в режим асинхронных буферов (только на 66 МГц), для чего на вход REGE нужно подать низкий уровень. Для модулей на 66 МГц возможна замена регистров асинхрон­ными буферами.

Модули DIMM-184 предназначены для микросхем DDR SDRAM. По габаритам они аналогичны модулям DIMM-168, но у них имеются дополнительные вырезы по бокам (см. рис. 7.13, г) и отсутствует левый ключ. Разрядность — 64 или 72 бит (ЕСС), имеются варианты с регистрами в адресных и управляющих цепях (Registered DDR SDRAM) и без них. Напряжение питания — 2, 5 В. Идентификация после­довательная. Состав сигналов в основном повторяет набор для DIMM SDRAM, назначение выводов приведено табл. 7.16. Модули отличаются большим количе­ством стробирующиХ сигналов DQSx — по линии на каждые 4 бита данных (DQS8 и DQS17 используются для стробирования контрольных битов). Вход тактовой частоты только один, но дифференциальный — раздачу сигналов по микросхемам памяти и регистрам осуществляет микросхема DLL.

Глава 7. Интерфейсы электронной памяти

7.1. Динамическая память_____________________________________________ 269