Синхронизация и последовательность действий МП

Командный цикл КЦ (рис. 5.8, а) начинается с выборки команды (Opcode Fetch, OF). Первый машинный цикл Ml всегда OF, в нем МП получает первый байт команды. После этого могут быть еще один или два машинных цикла типа MR (Memory Read), поскольку команда может быть однобайт­ной, двухбайтной или трехбайтной.

Если команда трехбайтная, то она хранится в памяти так, как показано на рис. 5.8, б. Первый байт содержит код операции КОП, сведения о способе адресации, а если команда однобайтная, то и адрес операнда. Наличие адреса возможно для операций типа " регистр-регистр" с короткими адресами. Для адресации 8 регистров общего назначения достаточны трехразрядные адреса, а для адресации регистровых пар даже двухразрядные. Второй байт содержит младший полуадрес операнда, если команда трехбайтная, или не­посредственный операнд либо адрес ВУ, если команда двухбайтная. Третий байт содержит старший полуадрес операнда или байт непосредственных данных при загрузке пары регистров. Адреса регистров и регистровых пар даны в табл. 5.2.

Рис. 5.8. Циклы и такты микропроцессора К1821ВМ85А (а) и пример размещения команды в памяти микропроцессорной системы (б)

Таблица 5.2

После выборки и декодирования команды могут понадобиться дополни­тельные машинные циклы для ее выполнения. Всего в командном цикле может быть от одного до пяти машинных циклов.

Машинный цикл состоит из тактов, в которых выполняются типовые дейст­вия, рассмотренные ниже. Число тактов в различных машинных циклах — 3...6. Большинство машинных циклов содержат три такта.

В командном цикле может содержаться от 4 до 18 тактов.

Сигналы, реализующие тот или иной МЦ, генерируются блоком управления МП на основании информации, содержащейся в первом байте команды.

Проиллюстрируем сказанное примером выполнения команды STA b₃b₂ (Store Accumulator Direct), передающей содержимое аккумулятора в ячейку памяти при прямой адресации, т. е. указании адреса ячейки в самой коман­де. Команда трехбайтная, для ее передачи в МП требуются три машинных цикла, в первом из которых байт b₁ передается в регистр команд IR, в по­следующих байты b₃ и b₂ передаются в регистры временного хранения W и Z. После получения всей команды МП выполняет ее, передавая байт из ак­кумулятора в ячейку памяти, адрес которой поступил в МП. Таким образом, цикл команды составится из четырех машинных циклов в следующем по­рядке OF-MR-MR-MW.

Каждый машинный цикл делится на такты (состояния) — интервалы меж­ду одноименными фронтами тактовых импульсов.

Рис. 5.9. Временные диаграммы цикла Чтения микропроцессора

Типовые действия, выполняемые в тактах машинного цикла:

T₁ Адрес памяти или ВУ выставляется на AD_7-0 и A_15-8, генерируется сиг­нал ALE для фиксации битов AD_7-0. На линиях IO/M, S ₁ и S₀ выставля­ется информация, определяющая тип цикла. Проверяется флаг HALT.

Т₂ Проверяются входы Ready и Hold. Программный счетчик инкрементируется, если данный машинный цикл есть часть выборки команды. Во всех машинных циклах кроме цикла BI (освобождения шин) один из управляющих стробов , или переходит из единичного состояния в активное нулевое.

Т_W Появляется при неготовности памяти или ВУ к обмену (на линии READY низкий уровень напряжения). Состояния линий адресов, дан­ных и управления остаются теми же, что и в конце такта. Сигнал READY проверяется в каждом такте ожидания.

Т₃ Байт команды или данных передается в микропроцессор или из него. Уровень активного

управляющего строба изменяется с нулевого на единичный.

T₄ Декодируется содержимое регистра команд.

Т_{5, 6} Используются при необходимости для завершения некоторых команд. Системные шины не используются.

Машинный цикл всегда содержит такты T₁-..Т₃, иногда имеет большее чис­ло тактов, но для чтения или записи требуется только три такта. Временные диаграммы цикла чтения с тактом ожидания приведены на рис. 5.9.