Студопедия

Главная страница Случайная страница

Разделы сайта

АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатикаИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханикаОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторикаСоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансыХимияЧерчениеЭкологияЭкономикаЭлектроника






Індивідуальне завдання відповідно до варіанта







 

ПОЯСНЮВАЛЬНА ЗАПИСКА


ЗМІСТ

Вступ

2.1

2.2

2.3

Висновки

Список літератури


Вступ

 

Дисципліна «Архітектура комп’ютерів» входить до кваліфікаційних вимог для бакалаврів напряму 6.0915 – «Комп’ютерна iнженеpiя» узагальненим об’єктом діяльності яких є технічні засоби та системне програмне забезпечення комп’ютерних систем i мереж універсального та спеціального призначення і їх компонент.

Однією з типових задач подальшої професійної діяльності бакалаврів напряму підготовки «Комп’ютерна iнженеpiя» є розробка проектів (на piвнi окремих блоків та вузлів) універсальних і спецiалiзованих ЕОМ, мереж ЕОМ, обчислювальних комплексів, систем, спецiалiзованих мікропроцесорних пристроїв, контролерів та адаптерів.

Запропонована в даних вказівках тематика курсової роботи безпосередньо пов'язана з розробкою елементів спеціалізованих мікропроцесорних пристроїв. Коло розглянутих при цьому питань охоплює визначення конфігурації ПК, вибір структурної організації арифметично-логічного пристрою спеціалізованого мікропроцесора, складання мікроалгоритмів виконання операцій в арифметично-логічному пристрої, розробку мікропрограм виконання команд, складання функціональних і принципових схем окремих пристроїв процесора, розробку системи команд процесора.

Завдання 2

Комп’ютер з архітектурою фон Неймана побудований на базі процесора з зовнішньою тактовою частотою 166 МГц розрядніетю внутрішніх регістрів 32, розрядніетю шини даних 32, розрядніетю шини адреси 32, величиною ци­клу обміну по шині даних — 1 такт. Кількість операцій у системі команд процесора 198. Операнди команд адресуються без використання РЗП, один з параметрів може задаватися безпосереднім значенням, але при цьому його розрядність співпадає з внутрішньою розрядніетю процесора. Адресація ко­манд примусова, всі команди основної групи трьохоперандні. Мінімальною структурною одиницею пам’яті, що адресується є байт. Виконання операцій з плаваючою комою підтримуються арифметичним співпроцесором, система команд якого налічує 51 команду. Адресні простори процесора і співпроцесора співпадають і використовуються для обміну даними між ними. Для за­пису числа у формі з плаваючою комою в розрядній сітці використовується єдиний формат. Числа зберігаються в нормалізованому вигляді. Формат пе­редбачає наявність розряду знаку мантиси довжиною 40 біт, розряду знаку порядку, поля цифрових розрядів порядку довжиною 24 біти. Співпроцесор використовує два формати команд: команди обробки, адресація операндів яких побудована на стековій структурі регістрів співпроцесора і пам’яттю. Адресація команд співпроцесора автоінкрементна. Система команд співпро­цесора не має команд передавання керування.

1. Адресний простір процесора:

232 байти(1Мбайт).

 

2. Діапазон подання чисел з фіксованою комою:

D= |Хmах| / |Хmin| = 2n = 232(n –розрядність внутр.регістрів процесора)

3. Діапазон подання чисел з плаваючою комою:

a. порядок

D =|Хmах| / |Хmін| = 4326=8163

б. мантиса

0, 5< =|M|< =1.

4. Швидкість передачі данних:

 

p= (Fext*D)/t = (200*64)/2 = 6400Мбіт/cек = 800 Мбайт/сек.

5. Довжина машинного коду команди основної групи при розміщенні всіх операндів у пам’яті:

N_коп = ]log2326[=8 біт

N_адреси = ]log2(256*1024*1024)[ = 28 біт

N_команди = 19*4+6 = 82 біт = 10, 25байт.

 

6. Довжина машинного коду команди основної групи, якщо один з опера­ндів задається безпосереднім значенням:

N_ком = 8 + 3 * 28 + 32 = 124 біта = 15, 5 байт

 

7. Довжина машинного коду команд обробки співпроцесора при адресації операндів з використанням стекової пам'яті:

N_ком = ]log2100[=7 біт

 

8. Довжина машинного коду команд співпроцесора для обміну з пам’яттю:

N_ком = NКОП + NАдреси = 7 + 8 = 15біт.

 

 

Завдання 3

Відмовившись в умовах попереднього завдання від примусової адресації ко­манд, розробити структуру машинних команд основної групи та команд об­міну між верхівкою стеку співпроцесора і пам’яттю при використанні в них також базової та базово-індексної адресації операндів. Визначити довжину машинного коду для кожної з можливих структур.

Кодування способів адресації:

Безпосередній операнд  
Базова адресації  
Базово-індексна адресація  
Пряма адресація  

N_коп = ]log2326[=8 біт

Пряма адресація:

N_адреси = 32

КОП Ознака Адресна Адресна Адресна
(8біт) адресації частина частина частина
  (2біти) першого другого третього
    операнда операнда операнда
    (32 біт) (32 біт) (32 біт)

Довжина команди 116 біт

 

Безпосередня адресація:

КОП Ознака ­ Значення пер­шого Значення дру­гого Значення третього­
(8біт) адресації операнда операнда операнда
  (2біти) (32біт) (32біт) (32біт)

 

Довжина команди 106 біт

 

Базова адресація:

]log264[ = 6 біт, отже виділимо 6 біт під код регістра

Кодування регістрів:

Код      
Розмір 6 байти R1 R2 R32

 

КОП Ознака ­ Регістр першого­ Регістр другого­ Регістр третього­
(8 біт) адресації операнда­ операнда­ операнда­
  (2біти) (6 біт) (6 біт) (6 біт)

Довжина команди 28 біт.

Базово-індексна адресація:

Кодування регістрів-індексів:

 

Код      
Розмір 6 байт R1 R2 R32

 

Кодування регістрів:

 

Код      
Розмір 6 байт R1 R2 R32

 

  КОП Ознака Регістр Індекс Регістр Індекс Регістр Індекс 6 бітів
  (8біт) адреса­ першого першого другого другого тре­ тре­ пари­
  ції операнда операнда опера­ опера­ тього тього тету
  (2біти) (6біт) (6біт) нда нда опера­ опера­ всієї ко­
        (6 біт) (6 біт) нда (6 біт) нда (6 біт) манди

 

Довжина команди 51 біт = 6, 4 байта.






© 2023 :: MyLektsii.ru :: Мои Лекции
Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав.
Копирование текстов разрешено только с указанием индексируемой ссылки на источник.